디지털시스템설계실습 논리게이트 결과보고서

소개글

"디지털시스템설계실습 논리게이트 결과보고서"에 대한 내용입니다.

목차

1. 실습결과
2. 연습문제
3. 고찰

본문내용

5.다음 그림은 [연습문제 1]의 기본 논리 게이트 회로를 시뮬레이션한 결과 중 일부이다. 입력 a,b는 160ns에서 입력 신호 값이 바뀌지만, 약 11ns가 지난 후에는 시뮬레이션 결과가 바뀐다. 그 이유는 설명하라.

답 ) (1을 5V, 0을 0V 라고 가정한다.) 입력신호가 바뀌면 출력신호가 바로 바뀌지 못하고 지연되는 데 이는 회로 내 지연속도가 0.2V/ns 라고 가정 했을 때 5V에서 0V까지 가는데 걸리는 시간이 10ns가 걸리기 때문이다. 지연되는 이유는 회로 내부 저항 때문일 수도 있고 전류가 흐르는 속도 역시 영향을 미친다.

3. 고찰
이번 실험은 Quarters를 이용하여 기본적인 논리게이트 AND, OR, NOT, NOR, NAND 등으로 구성된 함수을 설계하고 시뮬레이션을 해보았다.

참고 자료

없음