전기전자공학실험- 5. 테브난 정리

소개글

만점받은 보고서 입니다.

목차

1. 목적
2. 관련 이론
3. 실험과정
4. 이론값 및 실험 결과
5. 고찰

본문내용

Ⅰ. 목적
(1) 테브난 정리를 이해하고 응용할 수 있는 능력을 키우기 위해서.
(2) 테브난 정리를 실험적으로 증명하기 위해서.

Ⅱ. 관련 이론
(1) 그림7-1과 같이 임의의 회로망의 두 단자 a,b로부터 회로망을 본 임피던스가 이고 a,b 양단의 전압을 라고 할 때 그림 7-1 (b)와 같이 부하 을 연결하면 부하에 흐르는 전류는 다음과 같이 된다는 것이 테브난 정리이다.

테브난 정리는 회로망 전체의 전압, 전류 상태를 구하지 않더라도 회로망 중에 있는 임의의 가지에서 부분의 전류값을 구할수 있는 대단히 중요한 정리이다.
그림 7-2와 같은 회로에서 단자 a, b에서 본 임피던스는 가 될 것이고, 단자 a, b양단의 전압은 가 될 것이다. 또한 만일 단자 a,b에 부하 을 접속하면 부하에 흐르는 전류는 식과 같을 것이다. 따라서 그림 7-2와 같은 회로를 테브난 등가 회로라고 한다.

(2) 테브난 정리의 예로 그림 7-3(a)와 같은 회로를 해석해 보자. 우선 단자 a, b에서 본 임피던스는 그림 7-3(c)와 같이 전압원은 단락된 것이나 마찬가지이므로 =200(195+5)/ 200+(195+5) = 100이되고, 는 그림 7-3 (b)와 같이 200 양단의 전압이 되므로 =200 / (5+195+200) * 100=50V가 되어 그림 7-3(d)와 같은 등가 회로로 표현할 수 있을 것이다.

참고 자료

없음