연산 증폭기 특성 [A+/PSpice/배경이론포함(교재카피)/예비레포트] 전자회로실험,이강윤

소개글

1. 만점 받은 보고서 입니다.
2. (중요)배경 이론이 포함되어있습니다.
3. 결론 및 고찰이 자세히 서술되어있습니다.
4. 오차분석이 이루어져 있습니다.
5. PSpice 시뮬레이션이 포함되어 있습니다.

목차

1. 실험 개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 회로 및 실험 절차
5. PSpice 시뮬레이션
6. 결론 및 고찰

본문내용

• 슬루율
오늘날 많은 응용에서 연산 증폭기는 반드시 큰 과도 신호와 함께 작동해야 한다. 이러한 조건에서는 비선형 특성으로 인해 열린 루프 응답과 같은 소신호 특성만으로 속도를 제어하는 것이 어려워진다.
연산 증폭기를 이용한 비반전 증폭기에서 입력의 크기가 작을 때, 즉 소신호일 경우에는 [그림 22-6]과 같이 입력의 크기가 두 배 증가하면 출력의 기울기도 두 배로 증가된다. 반면 입력 신호의 크기가 클 때, 즉 대신호의 경우에는 [그림 22-7]과 같이 입력의 크기에 무관하게 출력이 초기에 선형적으로 정착하는 모양을 보인다. 이는 연산 증폭기 내부의 트랜지스터의 동작 영역이 포화 영역에서 벗어나면서 비선형적인 특성을 보이기 때문이다.

• 출력 스윙
연산 증폭기를 사용하는 대부분의 시스템은 다양한 신호 진폭을 수용하기 위해 큰 출력 전압 스윙이 필요하다. 하지만 최대 전압 스윙을 선택하면 소자 크기, 바이어스 전류 및 속도를 희생해야 하는 문제가 있으므로 설계 시 유의해야 한다.

• 선형성
일반적으로 열린 루프 연산 증폭기는 심각한 비선형성 문제를 안고 있다. 비선형성 문제를 해결하기 위해서 일반적으로 다음 두 가지 방법을 이용한다. 한 가지 방법은 짝수 차주 고조파를 억제하기 위해 완전 차동 구조를 이용하는 방법이고, 또 다른 방법은 충분히 큰 열린 루프 이득을 가지도록 설계하여 닫힌 루프 궤환 시스템이 적절한 선형성을 달성할 수 있도록 하는 방법이다.

• 잡음 및 오프셋
연산 증폭기의 입력 잡음 및 오프셋은 적절한 품질로 처리할 수 있는 최소 신호 레벨을 결정한다. 일반적인 연산 증폭기 토폴로지에서, 여러 가지 소자가 잡음과 오프셋에 기여하여 큰 크기 또는 바이어스 전류를 필요로 하게 된다.
[그림 22-8] 연산 증폭기의 오프셋 전압의 개념을 보여준다.

참고 자료

이 강 윤. “연산 증폭기 특성,” in 단계별로 배우는 전자회로 실험 : 기본 소자부터 응용까지, 1^sted. 한빛아카데미, 2014, ch 22, pp. 327-341
유 관 호. (2021). Ch.2 Operational Amplifiers [pdf]. Available: https://canvas.skku.edu/courses/20878/external_tools/2
Adel S. Sedra. “Operational Amplifiers.” in SEDRA/SMITH Microelectronic Circuits, SEVENTH ed. New York :OxFord University Press, 2015, ch 2, pp. 58-116