아주대학교 전자회로2 / 전회2 / 설계과제 1
- 최초 등록일
- 2021.08.18
- 최종 저작일
- 2021.05
- 6페이지/
한컴오피스
- 가격 2,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"아주대학교 전자회로2 / 전회2 / 설계과제 1"에 대한 내용입니다.
목차
1. Design
1) Design common source amplifier and biasing circuits in the circuit (a)
2) Design common source amplifier and biasing circuits in the circuit (b)
2. Verification with Spice
1) Plot circuit schematic and DC biasing point of both circuits (bias point simulation). Check every transistors are in saturation region
2) Obtain small signal gain of both circuits using transient simulation. Compare the results with hand-calculated result in 1.
3) Fine the simulation method to obtain output impedance of both circuits. Compare obtained results with hand-calculated result in 1.
본문내용
1. Design
1) Design common source amplifier and biasing circuits in the circuit (a)
(Determine W/L of transistors and and derive the Gain)
본 과제에서는 수업에서 배웠던 Current Mirror 구조를 이용해 Common Source Amplifier를 설계한다. (a)는 PMOS Current Mirror를 활용하여 NMOS, 정확히는 Common Source Amplifier를 구동하는 회로이다. 이어서 (b) 회로이다. 언급하지는 않았으나, (a) 회로는 Output impedance가 작아 출력 이득이 크지 않다는 결점이 있다. (b)는 이러한 (a) 회로의 결점을 보완하기 위해 Cascode를 첨가한 회로이다. Cascode 구조를 추가하면 Output Impedance가 커지기 때문이다.
다만 한 가지 차이가 있다. 이상적인 전류원이 아닌 를 이용해 전류원을 대체했다는 것이다. 이 치환은 당연하게도 불가능한 것이 아니다. 원하는 가 30uA로 명확하기 때문이다. 연결된 Gate 단의 전압을 라고 한다면, 이 값이 저항에 인가되기 때문에 30uA = / 관계의 이상적인 전류원처럼 생각할 수 있다. 그러나 유의해야 할 점이 있다. 이 모든 치환 과정이 ‘PVT’에 의한 영향을 무시했기 때문에 가능하다는 점이다. 단적으로 저항은 전압이 인가되고 시간이 지남에 따라 변하므로, ‘실제 저항’이라면 저항은 오차와 Tolerance를 갖는다. 이를 고려해야 할 것이다.
참고 자료
없음
