논리회로실험 비교기와 MUX, ALU 결과보고서

소개글

성균관대 논리회로실험 레포트입니다

A+받은 레포트입니다.

목차

1. 실험 목표
2. 실험 결과
3. 고찰

본문내용

1. 실험 목표
VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU를 작성한다. 또한 덧셈과 뺄셈 기능을 수행할 때, 사용되는 입력 값과 출력 값이 signed값을 다루게 하고 결과의 파형을 signed 10진수로 나타낸다.

<중 략>

- 결과의 파형을 2진수로 표현이 되어있으면 2의 보수의 값을 제대로 확인하기 어려울 뿐 더러 한눈에 확인하기 어렵기 때문에 signed 10진수로 표현하여 2의 보수를 표현한 10진수의 값을 쉽게 볼 수 있도록 설정하였다.

- 첫 번째의 경우 1010 + 0111을 하면 0001의 값, 즉 1이 되어야 하는데, 1010 앞에 1을 붙이지 않고 0을 붙이게 되면 01010 + 00111이 되고 이를 계산하면 10101이 되는데 이것을 2의 보수를 계산하고 10진수로 해석하면 –11이 나오게 되어 오류가 발생하게 된다. 이는 첫 번째 경우뿐만 아니라 나머지의 경우에서도 발견되는 현상이다. 따라서 우리는 Y(4)의 값들의 계산에 A(3)과 B(3)의 값들을 계산하게 하여 오류가 발생하지 않도록 하였다. 이것은 위의 파형을 통해서도 오류가 없음을 확인 할 수 있다.

3. 고찰

이번 실험은 처음으로 subprogram을 사용하여 component와 유사한 기능을 하는 function과 proceduer 기능을 사용하여 ALU를 설계하는 실험이었다.

참고 자료

없음