(A+/이론/예상결과/고찰) 아주대 전자회로실험 설계보고서2

목차

0) 설계 사양
1) 설계 과정 및 결과
2) 고찰

본문내용

0) 설계 사양 - 다음 사양을 만족하는 CMOS 증폭단을 설계한다.

Specifications
V_DD ≤5V
Current Consumption ≤1mA
Voltage Gain ≥2V/V

< 중 략 >

능동 부하 증폭단은 캐스코드 증폭단 설계에 비해 원리와 구성이 간단하지만 전류가 1mA를 넘어서므로 목적을 달성하지 못했다는 점에서 부족하다. 20배나 더 많이 흐른다. 또한 실험 결과는 전압이득이 2를 넘지 못하였다. (주파수를 바꾸면 전압이득이 증가하지 않을까 데이터 분석에 썼는데, 이것이 옳다고 하더라도 드레인 전류가 증가하는 Trade off와 사용가능한 대역폭이 한정된다는 한계가 있다.
이전 설계는 Cascode 연결을 통해 저항을 높인 것을 이용한 것이므로 이번 설계와 지난 설계를 합치면 훨씬 더 좋은 성능의 증폭단을 설계할 수 있을 것으로 예상된다.

참고 자료

없음