전자회로실험) ch.14 캐스코드증폭기 예비보고서
- 최초 등록일
- 2021.10.26
- 최종 저작일
- 2021.10
- 10페이지/ 한컴오피스
- 가격 2,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"전자회로실험) ch.14 캐스코드증폭기 예비보고서"에 대한 내용입니다.
목차
1. 실험제목
2. 주제
3. 관련이론
4. 장비 및 기기
5. 실험절차
6. 참고자료
7. pspice
8. 예비보고사항
(1) 실험회로 1에서 PSpice를 이용하여 VDD = 12V, Vb1 = 6V, RGG =10kΩ으로 고정하고, vsig에 6V의 DC 전압을 인가하고, vO 전압이 6V의 DC 전압이 나오는 RD 값을 구하시오.
(2) 실험회로 1에서 PSpice를 이용하여 전압 이득, 입력 임피던스 및 출력 임피던스를 구하시오.
(3) 실험회로 1에 제시된 공통 소오스 증폭기의 전압 이득, 입력 임피던스 및 출력 임피던스를 이론적으로 계산하고, PSpice 모의실험 결과와 비교하시오.
(4) 실험회로 2에서 PSpice를 이용하여 VDD = 12V, VGG = 6V, Vb1 = 6V, ID = 1mA가 되는 RD, RS 값을 결정하시오.
(5) 실험회로 1과 실험회로 2를 결합한 실험회로 3에서 PSpice를 이용하여 ID, VG, VD, VS를 구하고, 전압 이득을 구하시오.
본문내용
1. 실험제목
- 캐스코드 증폭기
2. 주제
이 실험은 MOSFET를 이용한 캐스코드 증폭기의 동작 원리를 공부하고, 실험을통하여 특성을 측정하는 실험임. 캐스코드 증폭기는 공통 소오스 증폭기보다 높은 전압 이득을 얻을 수 있는 장점이있어서 널리 사용되고 있음. 이 실험에서는 캐스코드 증폭기의 입력-출력 특성 곡선을 구하고, 소신호등가회로의 개념을 적용하여, 전압 이득을 구하고, 실험에서 확인하고자 함. 또한, 증폭기의 DC 동작점을 잡아주기 위한 바이어스 회로에 대해서도 공부하고,실험을 통하여 동작을 확인함.
3. 관련이론
캐스코딩은 공통 소스 증폭 트랜지스터의 출력에 전류 버퍼링을 제공하기 위해 공통게이트에 연결된 트랜지스터를 사용하는 것을 의미한다. 캐스코드 구조는 증폭기의 출력저항을 증가시키기 위해서 가장 널리 사용되는 방법 중 하나이다. 이전에 공부한 common-gate 증폭기의 특성으로부터 캐스코드 전류를 출력마디로 전달하는 반면, 계수 K를 소스저항에 곱해주는 것을 알 수 있다. 이상적인 캐스코드 증폭기의 경우 일정한 전류전원에 연결되어 있다.
위의 그림과 같이 캐스코드 증폭기는 공통 소오스 증폭기와 공통 게이트 증폭기로 구성된다. 입력(vin)은 M1의 게이트-소오스 전압(vGS1)이고, 출력(vout)은 M2의 드레인 전압(vD2)이다. M1의 게이트-소오스 사이의 소신호 입력 전압(vin)에 비례하는 전류(gm1vin)가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 RD에 의해서 전압으로 변환되면서 증폭을 하게 된다.
캐스코드 증폭기는 주로 전압 이득을 높이기 위해서 사용되는데, 전압이득을 구하기 위해서 일반적인 증폭기의 등가회로를 이용할 수 있다.
입력 전압(vin)에 비례하는 전류가 흐르고, 이 전류가 출력 저항에 의해서 출력 전압으로 변환되므로, 전압 이득은 아래의 식과 같이 구할 수 있다.
참고 자료
단계별로 배우는 전자회로실험
마이크로 전자회로