전자회로 실험 공통 게이트 증폭기 예비레포트

소개글

"전자회로 실험 공통 게이트 증폭기 예비레포트"에 대한 내용입니다.

목차

1. 배경 이론
2. 실험 절차

본문내용

1. 배경 이론
그림 1과 같이 공통 게이트 증폭기는 입력은 소스 단자에 인가하고 출력은 드레인 단자에서 감지하고 게이트 단자는 공통인 구조를 취하고 있다.

공통 게이트 증폭기의 전압 이득은 그림 2와 같은 소신호 등가회로에서 구할 수 있고 그 식을 구하면 다음과 같다.

공통 게이트 증폭기의 입력 임피던스는 그림 4와 같은 소신호 등가 회로에서 구할 수 있고
그 식은 다음과 같다. 입력 임피던스는 공통 게이트 증폭기에 비해 매우 작음을 알 수 있다.

이러한 특징 때문에 공통 게이트 증폭기는 50옴의 특성 임피던스가 있는 전송 선로에 입력 임피던스 1/gm이 50옴인 공통 게이트 증폭기를 사용하면 별도의 매칭 회로 없이 반사 없이 신호를 수신할 수 있고 입력 임피던스가 매우 작으므로 전류를 받아들이는 용도로 사용된다.

그림 4와 같이 등가 회로를 구성하고 위 회로의 출력 저항을 구하면 다음과 같다.

위 식을 보면 이때 출력 저항이 큰 것을 알 수 있고 출력 전압 변화에 대한 출력 전류의 변화가 크지 않다는 것을 알 수 있다.

참고 자료

없음