14주차 Digital CMOS Circuit 예비보고서
- 최초 등록일
- 2021.11.08
- 최종 저작일
- 2020.09
- 9페이지/
MS 워드
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
"14주차 Digital CMOS Circuit 예비보고서"에 대한 내용입니다.
목차
1. 실험목적
2. 실험 내용
3. 실험 결과 및 고찰
본문내용
1. 실험 목적
MOSFET을 이용한 digital 회로를 설계하고 그 동작을 이해한다.
2. 실험 내용
Lab 1. CMOS NAND Gate
1) PMOS 2개, NMOS 2개를 이용하여 CMOS NAND Gate를 설계
2) VDD는 3V로 고정
3) VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)
VB : 3VPP, 2kHz, 사각파 (offset = 1.5V)
4) 오실로스코프로 VO 확인
5) NAND의 진리표를 작성하고 실험 결과와 비교
Lab 2. CMOS NOR Gate
1) PMOS 2개, NMOS 2개를 이용하여 CMOS NOR Gate를 설계
2) VDD는 3V로 고정
3) VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)
VB : 3VPP, 2kHz, 사각파 (offset = 1.5V)
4) 오실로스코프로 VO 확인
5) NOR의 진리표를 작성하고 실험 결과와 비교
Lab 3. CMOS AND/OR Gate
1) PMOS 3개, NMOS 3개를 이용하여 CMOS AND Gate를 설계
2) VDD는 3V로 고정
3) VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)
VB : 3VPP, 2kHz, 사각파 (offset = 1.5V)
4) 오실로스코프로 VO1 확인
5) AND의 진리표를 작성하고 실험 결과와 비교
6) CMOS OR Gate를 설계하고 1~5)를 반복 수행
3. 실험 결과 및 고찰
Lab 1. CMOS NAND Gate
PMOS와 NMOS를 두 개씩 사용하여 설계한 NAND gate다. PMOS중 하나만 LOW 입력이 들어가면 pull-up되고, NMOS두개 모두에 HIGH 입력이 들어가면 pull-down되는 회로이다. 따라서 두 입력 중 하나는 high, 하나는 low인 경우 출력은 high가 되고, 두 입력이 모두 high면 출력은 low, 두 입력이 모두 low면 출력은 high가 될 것이다.
참고 자료
없음