(A+)중앙대학교 전자회로설계실습 6 Common Emitter Amplifier 설계 예비보고서

목차

1. 설계실습 계획서
1) Common Emitter Amplifier 설계

본문내용

위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5
kΩ, VCC = 12 V인 경우, β=100인 BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 증폭기를 설계하려한다. * 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.

Gain은 출력이 입력과 닮은 꼴인 경우에만 의미가 있다. 그러나 위와 같이 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 입력신호의 크기를 줄이기 위하여 υin 단자와 접지 사이에 50 Ω보다 작은 저항 Ri를 연결한 회로에 대하여 max min가 95%이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 반올림하여 유효숫자 세 개로 다음 표를 작성하라.
R을 global 변수로 두고 5옴부터 50옴까지 5옴의 간격을 두고 전압을 측정했다. 이때, 전압 출력파형에서 evalute measurement를 활용하여 출력전압의 비율을 구했다. 수식은 다음과 같다. 위 결과 표를 보면 95%를 넘는 경우는 1번과 2번이다. 즉 5옴과 10옴이 해당된다. 여기서 5옴을 선택해서 시뮬레이션을 진행한다.

참고 자료

없음