[전자회로실험 예비보고서]연산 증폭기의 비이상적 특성(A+)

소개글

전자회로실험 A+받은 보고서입니다. 교수님께 대표적으로 칭찬받고 보고서 예시로 쓰이고 있습니다. 참고하시고 좋은 성적 받으시길 바랍니다.

목차

1. 실험 목적

2. 이론적 배경
1) 입력 옵셋 전압
2) 입력 바이어스 전류 및 옵셋 전류
3) 슬루율

3. 사용 장비 및 부품

4. 실험 방법

5. 예비 보고 사항

본문내용

1. 실험 목적
실제 우리가 만들 수 있는 연산 증폭기는 이상적인 특성에서 약간 벗어나게 된다. 두 입력 전압이 같을 때에도 출력 전압이 정확히 0이 되지 않는다. 또한 입력에 흘러 들어가는 전류도 비록 작지만 0은 아니다. 본 실험에서는 이러한 연산 증폭기의 비이상적 특성을 조사하고 이러한 비이상적인 특성의 영향을 최소화하는 방법을 이해한다.

2. 이론적 배경
2.1 입력 옵셋 전압
이상적인 연산 증폭기에서는 두 입력 사이의 전압 차가 0V이면, 출력 전압 역시 0V이여야 하는데 실제로는 연산 증폭기 내부에 있는 차동 입력 단의 비대 칭성으로 인하여 출력 전압이 0V로부터 약간 벗어나게 된다. 이때 나타나는 출력 전압을 출력 옵셋 전압이라 한다. 출력 전압을 0V로 만들기 위하여 두 입력 사이의 걸어야 하는 전압이 입력 옵셋 전압이다.
입력 옵셋 전압은 랜덤하게 발생하며 증폭기의 정확성에 제한을 발생시킨다.

2.2 입력 바이어스 전류 및 옵셋 전류
연산 증폭기의 입력 단은 차동 증폭기 구조로 되어 있다. 차동 증폭기에 바이 폴라 트랜지스터를 사용하는 경우 입력 전류가 비록 작긴 하지만 흐르게 된다. 두 입력 전류가 흐르게 되는 저항값이 다르면 입력 전압 차를 발생시킨다. 또한 두 입력 전류는 입력 단의 비대칭성으로 인하여 약간 다르게 된다. 이때 두 입력 전류의 평균값을 입력 바이어스 전류라 하고, 두 입력 전류의 차이를 입력 옵셋 전류라 한다. 입력 바이어스 전류의 효과를 최소화하기 위해서 연산 증폭기 두 입력 단으로 들어가는 경로에 있는 저항값이 같아야 한다.

2.3 슬루율(slew rate)
연산 증폭기가 귀환을 걸었을 때 발진하지 않도록 하기 위하여 연산 증폭기의 내부 회로에서 주파수 보상을 한다. 주파수 보상이란 높은 주파수에서 이득을 감소시키는 것을 말하며, 낮은 주파수에 극점을 형성함으로써 구현할 수 있다.

참고 자료

없음