[전자회로설계실습]실습6(Common Emitter Amplifier 설계)_예비보고서

목차

1. 목적
2. 준비물 및 유의사항
3. 설계실습 계획서

본문내용

1. 목적
R_sig=50Ω, R_L=50kΩ, V_CC=12V인 경우, β=100인 NPN BJT를 사용하여 R_in이 kΩ단위이고 amplifier gain(ν_o/ν_in)이 -100V/V이며 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다.

2. 준비물 및 유의사항
Function Generator
Oscilloscope(2channel)
DC Power Supply(2channel)
DMM
NPN Transistor
2N3904 TO-92(Fairchild)
Variable Resistor 100kΩ
Variable Resistor 500Ω
Capacitor 10μF

3. 설계실습 계획서
3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계
위 회로와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 R_sig=50Ω, R_L=5kΩ, V_CC=12V인 경우, β=100인 BJT를 사용하여 R_in이 kΩ단위이고 amplifier gain(ν_o/ν_in)이 -100V/V인 증폭기를 설계하려 한다.

Early effect를 무시하고 이론부의 overall voltage gain(ν_o/ν_sig) G_v에 대한 식으로부터 출발하여 부하저항 R_L에 최대전력이 전달되도록 R_C를 결정하라.
이론부의 rule of thumb in Design을 적용하여 R_1, R_2를 구하라. 이 값을 이용하여 설계한 CE amplifier의 입력저항 R_in을 구하라. (1차 설계 완료)
모든 커패시터의 용량을 10μF으로 하고 지금까지 구한 저항 값을 사용한 CE증폭기에 100kHz, 20mVpp 사인파를 입력하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라.

참고 자료

없음