[컴퓨터공학] What is Intel’s Explicitly Parallel Instruction Computing (EPIC) design Technology?

목차

What is Intel’s Explicitly Parallel Instruction Computing (EPIC) design Technology?

본문내용

Explicitly Parallel Instruction Computing (이하 EPIC) 인텔(INTEL)과 휴랫팩커드(HP)가 함께 연구한 새로운 개념이라고 할 수 있다. EPIC가 기존의 아키텍쳐와 구분되는 점은 우수한 컴포넌트 밀도와 병렬 프로세싱 설계의 두가지로 크게 나누어 볼 수 있다.

기존의 RISC 프로세서에서는 1 클럭에 명령어 하나를 실행 시키기 위한 명령어 파이프 라이닝과 명령어 레벨의 병렬처리인 슈버스칼라(Superscalar)가 가능했다. 하지만 명령어간의 데이터 의존성으로 인한 데이터 해저드(Data Hazard)와 분기 명령에서 발생하는 컨트롤 해저드(Control Hazard)를 해결해야만 하였다. 이 때문에 RISC 프로세서에서는 데이터 해저드를 해결하기 위한 데이터 포워딩(Data Forwarding)과 컨트롤 해저드를 해결하기 위한 분기 예측(Branch Prediction)등의 제어 로직이 추가 되었다. 또한 하드웨어적인 제어 로직 뿐만이 아니라 컴파일러가 명령어를 적절히 배열함으로써 파이프라인의 장동을 원활하게 할 수 있기 때문에 비중이 커졌다. RISC 프로세서 아키텍쳐에서의 컴파일러는 순차적인 코드를 생성하여 프로그램을 실행할 때 프로세서 내부의 하드웨어는 컴파일러가 생성한 코드를 다시 번역해 병렬 처리가 가능한지 조사하여 실행하게 된다.

참고 자료

없음