반도체공정 레포트 - ITRS FEP

소개글

"반도체공정 레포트 - ITRS FEP"에 대한 내용입니다.

목차

1. 개요

2. 문제점 인식(전공정의 중대한 과제)

3. 기술 요구사항과 잠재적 해법
1) 매개 변수
2) 재료 선택
3) 새로운 재료
4) 웨이퍼 직경
5) 부지 평탄화

4. 전공정 표면 준비

5. 열/박막, 도핑, 그리고 식각

6. 열/박막

7. 도핑 기술

8. 식각(Etch) 공정

9. 스택형(Stack) DRAM 제조 기술

10. 트렌치형(Trench) DRAM 제조 기술

11. 비휘발성 메모리(FLASH)

12. 상 변화 메모리(Phase Change Memory)

13. 강유전체 램 (Ferroelectric Random Access Memory)

14. 범분야 이슈
1) 전공정 계측
2) 전공정의 모델링과 시뮬레이션

15. 결론

본문내용

- 개요
전공정(Front End Process)에 대한 지침서는 Scaled된 MOSFETs, DRAM storage Capacitor, 이에 더하여 Flash memory, FeRAM 소자와 관련하여 향후 공정에서 요구되는 사항들과 잠정적인 해법에 초점을 두고 있다. 이에 따라 앞서 언급한 소자들과 관련된 재료들과 핵심이 될 웨이퍼 공정 기술을 위한 해법들과 종합적인 미래의 요구 사항들을 정의해 볼 것이다. 그리고 이 지침서는 장비와 재료, 이에 더하여 초기의 실리콘 웨이퍼 기판을 다루는 단위 및 집적 공정 그리고 접촉 Silicidation 기술을 통한 확장을 포함한다.
특히나, 기판 재료, 표면 준비, 열적/박막, 도핑 그리고 MOSFET을 위한 플라즈마 etching, 이에 더하여 DRAM의 Stack형 및 Trench형 capacitor를 위한 공정 및 재료, Flash memory의 gate 구조, 상 변화 메모리, FeRAM 저장 소자들을 집중적으로 다루고 있다.

- 문제점 인식(전공정의 중대한 과제)
MOSFET의 Scaling은 반도체 산업이 역사적으로 Moore의 법칙에 의해 정량화된 생산성과 성능을 기반으로 전례 없는 이익을 달성시킨 데 있어 주요한 수단이 된다. 이러한 이익은 전통적으로 새로운 lithography 장비, Mask, Photo-resist 재료 그리고 CD etching 공정 개발을 바탕으로 움직였다

참고 자료

없음