전자공학응용실험 ch09 ch10 MOSFET_기본특성_MOSFET_바이어스 회로 결과레포트 (고찰사항, 실험사진포함)

소개글

전자공학응용실험 에이플 받은 결과레포트입니다.
고찰사항 실험사진 포함입니다.
수기작성또는 타이핑시 고찰사항은 복붙하거나 참고하시면됩니다.
실험값은 참고만하시길

목차

1. 실험 결과
2. 실험 회로 및 실험 값 사진들
3. 고찰 사항
4. 고찰

본문내용

[실험 09]
(1)
(Threshold voltage)는 Substate의 surface에 minority carrier에 의해 inversion layer가
형성되는 순간의 Gate 전압을 말한다. NMOS의 경우 P타입 기판에 분포하는 홀들을 밀어내서 전자들이
모인 채널을 형성하기 위해 ‘양극’을 인가해 주어야 하고 이 ‘양극’이 보다 더 커야 기판의홀들을 밀어내고 채널이 형성된다. 따라서 NMOS의 의 부호는 (+)부호이다. 반대로 PMOS의
경우 N타입 기판에 분포하는 전자들을 밀어내서 홀들이 모인 채널을 형성하기 위해 ‘음극’을 인가해
주어야 하고 이 ‘음극’이 보다 더 작아야 기판의 전자들을 밀어내고 채널이 형성된다. 따라서
PMOS의 의 부호는 (-)부호이다. NMOS를 높은 전압 쪽에 사용하게 되면 Gate 전압 를
인가하였을 때 Source 전압이 올라가서 가 점점 작아지고,   가 되는 순간 꺼지게
된다. 이는
출력 전압이   로 까지 올라가지 않음을 의미한다. PMOS를 낮은 전압 쪽에 사용하게
되면 마찬가지로 출력전압이 0V가 아닌  가 된다. 즉, NMOS를 낮은 전압 쪽에, PMOS를 높은
전압 쪽에 사용하면 출력 스윙이 0V와  이지만, 그렇게 사용하지 않는 경우에는 출력 스윙이
 와    가 된다. 이는 원치 않는 경우이므로 일반적으로 NMOS를 낮은 전압 쪽에, PMOS를 높은 전압 쪽에 사용한다.

참고 자료

없음