전자회로실험 24장 전류원 및 전류 미러 회로 레포트

소개글

"전자회로실험 24장 전류원 및 전류 미러 회로 레포트"에 대한 내용입니다.

목차

I. 실험회로 및 시뮬레이션 결과
1. JFET 전류원
2. BJT 전류원
3. 전류 미러
4. 복수의 전류 미러

II. 문제점 및 애로사항

본문내용

JFET 전류원
회로 결선, R_L=51Ω 사용. 드레인-소스 전압 측정

V_DS=9.885V

다음은 JFET 전류원을 구현한 회로도이다.

부하전류 계산
I_(R_L )=(V_DD-V_DS)/R_L =(10-9.885)/51=2.25mA

R_L 값을 표에 나열된 값으로 바꿔가며 실험 반복
R_L 20Ω 51Ω 82Ω 100Ω 150Ω
V_DS (V) 9.955 9.885 9.815 9.774 9.661
I_(R_L ) (mA) 2.25 2.255 2.256 2.26 2.26

<중 략>

회로에서 부하에 흐르는 전류 I_(R_L )계산
V_B=R_1/(R_1+R_2 )*(-V_EE )=1.2k/(1.2k+1.2k)*10=5V
V_E=V_B-0.7=4.3V
I_(R_L )=I_(R_E )=(V_E-V_EE)/R_E =(4.3+10)/4.3k=3.33mA

회로 결선, V_E,V_C측정

V_C=4.8948V,V_E=-5.667V

I_(R_E ),I_(R_L ) 계산
I_(R_L )=I_(R_E )=(V_E-V_EE)/R_E =(-5.667+10)/4.3k=1.008mA

R_L을 표대로 바꿔가며 반복
R_L 3.6kΩ 4.3kΩ 5.1kΩ 7.5kΩ
V_E (V) -5.661 -5.6663 -5.667 -5.6674
V_C (V) 6.2955 5.6951 4.8948 2.4951
I_(R_E ) (mA) 3.642 3.643 1.008 3.644
I_(R_L ) (mA) 3.642 3.643 1.008 3.644

참고 자료

없음