[회로실험] 전기회로 실험 멀티심을 이용한 전가산기(Fulladder) 실험 결과리포트(예비포함)

목차

1. Introduction
① Purpose of The Experiment
② Theory

2. Method of The Experiment

3. 실험결과

4. 토론

5. 결론
 참고자료 및 사이트

본문내용

이진병렬가산기는 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 그림 3과 같이 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성된다. 이와 같은 요령으로 n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더할 수 있는 이진병렬가산기를 쉽게 구성할 수 있다. 그러나 이와 같은 이진병렬가산기는 아랫단의 계산이 완료되어야만 그 자리올림을 윗단이 입력으로 받아 계산을 할 수 있으므로 전체 계산시간이 많이 걸린다는 단점을 갖는다. 따라서 아주 고속의 연산속도가 필요한 회로에서는 Look-ahead Carry 가산기와 같은 회로가 사용된다.

참고 자료

http://espice.pe.kr (PSIM & ELETRONICS WORK BENCH 사용자 Group)
Multi sim Software Instruments ( Multi sim 매뉴얼)
http://www.deu.ac.kr/%7Ekelee/20032digital/386,10,4.6.3 MSI Adders
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm