전자회로실험2_21장_다단 증폭기 RC 결합기

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 참고문헌

본문내용

JFET (Junction Field Effect Transistor) 란
JFET는 XNUMX 개의 단자 반도체를 가진 가장 단순한 유형의 전계 효과 트랜지스터 중 하나로
PNP 및 NPN 트랜지스터와 달리 Junction Field Effect Transistor의 세 단자는 다음과 같다.

[교류 전압 이득] : 그림 21-1에 주어진 증폭단의 전압 이득은 다음 식으로 계산된다.

A_v=V_o/V_i =-g_m R_D=-g_m (R_D ||R_L) (21.1)
여기서
g_m=g_m0 (1-V_GSQ/V_P ),g_m0=(2I_DSS)/|V_p | (21.2)

[교류 입력 임피던스] : 교류 입력 임피던스는 다음과 같다.
Z_i=R_G (21.3)
[교류 출력 임피던스] : 교류 출력 임피던스는 다음과 같다.
Z_o=R_D (21.4)
단일 트랜지스터 증폭기를 종속(cascade) 연결하여 다단(multi-stage) 증폭기를 구성하면, 단일 증폭단의 장점들이 결합된 우수한 성능의 증폭기를 구현할 수 있음

참고 자료

전자회로실험 교재 제10판, pp.268-279
http://radar.hannam.ac.kr/down/ch6-FET.pdf
http://web.yonsei.ac.kr/hgjung/Lectures/ENE301/7-C%20%EB%8B%A4%EB%8B%A8%20%EC%A6%9D%ED%8F%AD%EA%B8%B0.pdf