전자회로실험2_27장_차동 증폭기 회로

목차

I. 실험에 관련된 이론

II. 실험회로 및 시뮬레이션 결과
1. BJT 차동 증폭기의 DC 바이어스
2. BJT 차동 증폭기의 AC 동작
3. 전류원을 가진 BJT 차동 증폭기의 DC 바이어스
4. 트랜지스터 전류원을 가진 차동증폭기의 AC 동작
5. JFET 차동 증폭기

본문내용

실험에 관련된 이론

[BJT 차동증폭기]
차동 증폭기는 플러스(+)와 마이너스(-) 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상(in phase)인 신호성분은 출력에서 상쇄된다. 그림 27-1은 단순 BJT 차동증폭기 회로로서 (+)입력은 Vi+, (-)입력은 Vi-, 그리고 위상이 서로 반대인 출력 Vo1과 Vo2를 가지고 있다. 통상적으로 커패시터를 사용치 않으며, 따라서 입력신호는 DC결합으로 연결되고, 양의 전원 (VCC)와 음의 전원(VEE)가 DC 바이어스를 제공한다. 이 실험에서 두 트랜지스터의 re값이 같다고 가정하였을 때 차동 전압이득의 크기는

A_v=R_C/(2r_e )
(27.1)

과 같고, 두 입력에 공통인 신호에 대한 이득(공통모드 이득)의 크기는 다음이 계산된다.

A_v=R_C/(2R_E )
(27.2)

[FET 차동증폭기]
FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음과 같이 계산된다.

A_v=(g_m R_D)/2

<중 략>

2. BJT 차동 증폭기의 AC 동작

(a) 식 (27.1)과 식 (27.2)를 사용하여 그림 27-1 회로의 차동이득과 공통모드 이득을 계산하라.

A_(v_d ) (계산값)=R_C/(2r_e )=10k/(2×27.79)=179.92
A_(v_c ) (계산값)=R_C/(2R_E )=10k/(2×10k)=0.5

참고 자료

https://blog.naver.com/gusehd2512/220971392265
전자회로실험 교재