AD633를 이용한 Analog Multiplier

소개글

"AD633를 이용한 Analog Multiplier"에 대한 내용입니다.

목차

1. 실험 목적
2. 실험 원리
3. 실험 도구 및 재료
4. 실험 방법
5. 측정값 및 실험 결과
6. 질문 및 토의
7. 결론
8. 참고문헌 및 출처

본문내용

1. 실험 목적
l AD633을 이용한 multiplier회로를 제작하여 Frequency doubling 이해
l Spectrum analyzer 이해

2. 실험 원리
AD633

그림 1 　AD633
AD633은 기능적으로 완벽한 4 사분면 – 아날로그　 배수기이다． High 임피던스, 차동 X 및 Y 입력, High 임피던스 합산 입력(Z)을 포함한다. Low 임피던스 출력 전압은 내장된　Zener 에 의해제공되는 10 full scale 이다. AD633은 full scale 의 2%로 보장 된 전체 정확도로 보 정된다. Y 입력에 대한 비선형 성은 일반적으로 0.1%보다 작고 출력에 대해 언급 된잡음은 일 반적으로 100 ~ 10Hz ~ 10kHz 대역폭 보다 작다. 1 MHz 대역폭, 20/ 의 슬루율과 용량성 부하를 구동하는 능력으로 인해 AD633은 다양한 어플리케이션에서 유용하다. Z 입력 은 출력 버퍼 증폭기에 대한 액세스를 제공해 사용자가 두 개 이상의 곱셈기의 츨력을 합산하 고, 승수 이득, 출력전압을 전류로 변환, 다양한 응용 프로그램을 구성할수 있게 해준다.
즉, AD633은트랜스 라인, 묻혀 있는 Zener reference 및연결 된 단일 이득, 접근 가능한
합상 노드가있는 출력 증폭기가 포함된 저가의 곱셈기 이다. 그림 1은 기능 블록 그램 다이어그램 이며 차동 X 및 Y 입력은 전압-전류 Converter에 의해 차동 전류로 변환된다. 이 전류의 곱은 곱하기 코어에서 생산되며 , 매립된 Zener reference 는 10의 전반적인 scale factor 를 제×공한다.  의 합계는 출력 증폭기에 연결된다. 노드 Z를 합산하는 증폭기는 사용자가두 개 이상의 곱셈기 출력을 추가하고 출력전압을 전류로 변환하고 다양한 아날로그 전산 함수 를 구성한다.

참고 자료

The Arts of Electronics, Paul Horowitz, Winfield Hill, the 3rd edition, Cambridge University Press, 2015년
물리학과 홈페이지- 물리전공실험-아홉번째 실험-AD 633 new_9th_week_v5.docx, 김동진 교수님