A+ 정보통신실험 4주차 결과보고서 - OP-AMP 연산 증폭 회로

소개글

충북대학교 3학년 과정 정보통신실험 보고서 작성본입니다.
실험보고서 작성부분에서 A+(졸업 학점 4.43)를 놓친적 없습니다!
참고하시고 보고서에 작성하시면 도움이 될 것입니다. :)

정보통신실험 4주차 결과보고서 - OP-AMP 연산 증폭 회로

목차

3. 메인 실험
4. 비고 및 고찰

본문내용

3. 메인 실험 <Main-Lab>

<중 략>

이번 실험 목표는 OP-AMP를 사용하여 전압 증폭을 알아보고자 하는 실험이었다. 실험하기에 앞서 공부한 이론내용은 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 가지며 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 신호 증폭을 위한 주 증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는 전압증폭기만을 취급한다.
전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정하에서는 모든 것이 단순해지기 때문이다. 그리고 이상적 동작특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려 주기 때문이다. 이상적인 연산증폭기의 조건은 (1) 무한대의 전압이득 : Av = ∞ (2) 무한대의 입력저항 : Rin = ∞ (3) 영 옴인 출력저항 : Rout = ∞ (4) 무한대의 대역폭 : B = ∞ (5) 영인 오프셑 전압과 전류 (6) 온도에 따른 소자 파라미터 변동이 없어야 한다. 이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나, 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다.

참고 자료

없음