전자공학실험 18장 증폭기의 주파수 응답 특성 A+ 예비보고서

소개글

"전자공학실험 18장 증폭기의 주파수 응답 특성 A+ 예비보고서"에 대한 내용입니다.

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 [실험 17]에서 구현한 공통 소오스 증폭기의 주파수 응답 특성에 대해 실현함으로써 대역폭(bandwidth)의 개념을 이해하고, 이득과 대역폭 사이의 관계를 파악한다. 증폭기에 사용되는 트랜지스터 내부의 기생 커패시턴스들로 인해서 주파수에 따라 전압 이득 및 위상이 변하며, 어느 주파수 대역까지 증폭기의 전압 이득이 유지되는지의 척도인 대역폭을 알아야 원하는 응용 범위에 사용할 수 있다. 그리고 증폭기의 전류나 면적이 제한되어 있을 때 증폭기 전압 이득과 대역폭의 곱은 일정한 관계가 성립하는데, 실험을 통해서 이러한 관계를 이해하고자 한다.

2 실험 기자재 및 부품
DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS)1개, 저항, 커패시터, FQP17P10(PMOS) 2개 (단, PSpice 모의실험은 FDC6322CP 사용)

3 배경 이론
[그림 18-1]은 [실험 17]에서 실험한 능동 부하가 있는 공통 소오스 증폭기의 회로이다. 과 모두 포화 영역에서 동작을 해야 증폭기로서 사용할 수 있고, DM 출력 저항 가 부하의 역할을 하게 된다([그림 17-2] 참조).

[그림 18-1] 회로의 저주파 대역에서의 전압 이득은 로 표현할 수 있다([그림 17-3] 참조).

MOSFET의 고주파 대역에서의 소신호 등가회로는 [그림 18-2]와 같이 나타낼 수 있다. 게이트와 소오스 사이, 게이트와 드레인 사이에 각각 , 커패시턴스가 존재함을 알 수 있다.

[그림 18-3]은 [그림 18-2]에 나타낸 MOSFET의 고주파 모델을 적용한 공통 소오스 증폭기의 소신호 등가회로이다.

참고 자료

없음