[전자회로] PLL과 이를 이용한 주파수 증폭기 설계

목차

1.PLL이란 무엇인가?
2.PLL 의 내부구조
3.PLL 의 동작원리
4.주파수 증폭기(Frequency Multiflier) 설계
5.회로의 주요 Factor 분석
6.회로에 사용된 소자 분석

본문내용

PLL 즉, Phase Locked Loop(위상 고정 루프) 는 주기적 신호의 위상을 원하는 대로, 흔들리지 않도록 잡아주고, 더 나아가 원하는 주파수원으로 정확하게 바꾸어 주는 회로이다. PLL의 동작원리는 신호가 VCO 에 인가되면 입력되는 직류 전압에 비례하여 VCO에서 일정한 주파수를 갖는 교류 신호를 발생한다. 이 신호가 위상 비교기에 인가된 후 외부 입력신호와 위상 비교되어 그 차이 신호만이 출력되어 저역 통과 필터에 인가되는 형태로 반복되어 최종적으로 VCO의 출력신호 주파수와 외부 입력신호의 주파수 또는 위상이 일치될 때까지 무한 반복되어 위상 비교기의 출력 신호(오차 신호)가 0 이 된다. 이와같이 오차 신호가 0 이 되어 외부 입력 신호의 위상과 주파수를 VCO 의 출력 신호의 위상과 주파수가 일치될 때를 PLL이 Locking 되었다고 한다.

참고 자료

디지털 통신 실습(저자 : 임승각 , 출판사 : 삼보)
Principles of Communication(저자 : Rodger E. Ziemer외 , 출판사 : WILEY)
Frequency Synthesizer의 기초와 응용 설계
National Semiconductor application
www.chipcatalog.com