[논리회로]자판기 구현

소개글

실제 3 to 6 decorder와 4 to 8 decorder에 대한 vhdl 소스와
피스파이어를 통한 시뮬레이션 결과가
나와있습니다.
한학기동안 한 프로젝트이며 실제 a+를 받았습니다
좋은 자료되었으면 좋겠습니다.

목차

1. title- 재료의 양을 마음대로 조절하는 자판기
2. team member
3. system diagram
4. chracteristic of this machine
5. 4 to 8 decorder vhdl
6. 3 to 6 decorder vhdl
7. coin counter vhdl
8. simulation reult
9. conclusion

본문내용

커피, 설탕, 우유 3가지 재료의 양을 조절할 수 있다.

▷ 현재 금액과 잔돈을 7-SEGMENT LED 를 통해 보여준다.

▷ 재료의 양은 버튼을 통해 입력하고, 6-SEGMENT BAR-LED를 통해 보여준다.

▷ END 버튼을 누르면 잔돈을 반환한다.

▷ Confirm 버튼을 누르면 200원이 줄어들고 커피가 나온다.

▷assumption & constraints

1. 커피의 가격은 200원이다.
2. 1600원 이상은 고려하지 않는다.
3. 가능한 동전의 종류는 100원짜리 동전 과 500원짜리 동전이다.
4. 투입금액이 100원이 이하이거나, 동전을 넣지 않고 재료버튼만 눌렀을 때는
커피를 뽑을 수 없다.
5. 재료 RESET 버튼을 누르면 3가지 재료가 모두 0으로 RESET 된다.
6. 버튼을 누르는 시간은 4 microseconds를 넘지 않는다.

Procedure
1. 전체 회로를 구성하는 각각의 컴포넌트를 직접 설계
2. 컴포넌트 단위 테스트
3. 각각의 컴포넌트 결합 -> 전체 회로 구성
4. 완성된 전체 회로를 대상으로 시뮬레이션 실시

* Scope
VHDL과 같은 language를 이용한 개발 방법은 사용하지 않음
-> 대신 pspice 툴을 사용하여 회로를 직접 설계
-> 비교적 간단한 회로이므로 직접 회로를 설계하는 방법을 택함

* Tools
OrCAD 10.0 Ultra Capture CIS
library IEEE
use IEEE.std_logic_1164.all;

entity is DECODER_4*8 is
port (COIN : in std_logic_vector (3 downto 0);
D : out std_logic_vector (7 downto 0));
end DECODER_4*8;

참고 자료

없음