[논리 회로 실험]디지털 논리회로 프로젝트 Ripple Adder와 CLA(Carry look ahead) Adder의 비교

소개글

Ripple 방식의 4 bit adder와 CLA 방식의 4bit adder와 서로 비교한 것입니다.
verilog code와 맥스플러스로 돌려서 나타난 웨이브폼, 지연시간, 진리표 등이 다 첨부되어 있고 차이점에대해서도 자세하게 썼습니다~

목차

1. 립플방식과 CLA방식 코드작성
2. 멕스플러스로 돌린 결과
3. 진리표작성
4. 지연시간 비교
5. 차이점 토의

본문내용

3.두 ADDER의 차이점을 논하시오.
먼저 Ripple 방식의 Adder가 Verilog code도 간단하고 Gate도 적게 사용한다. 하지만 Ripple 방식은 한 단계 한 단계 거처서 간다. 즉, 제일 처음 Half Adder에서 나온 C1이 다시 두 번째 Full Adder의 input으로 들어가고 거기서 나온 output C2가 다시 세 번째 Full Adder의 input으로 들어간다. 이런 방식이기 때문에 A, B (원래의 input)과 Carry in(자리수가 올라와서 생긴 input)과의 시간차이가 점점 나게 된다. 우리가 작성한 4bit adder에서는 큰 차이가 나지 않았으나 8bit, 16bit등 점점 bit 수가 올라가면 차이가 많이 날 것이다. 그리고 한 단계씩 건너오는 방식이라서 최종 값을 얻는데도 시간이 많이 걸린다.
반면에 CLA(Carry Look Ahead) 방식의 Adder는 Verilog code도 Ripple 방식에 비해 많이 복잡하고 Gate도 많이 사용한다. 그리고 Carry들을 미리 계산 해주어야 하기 때문에 디자인하는 시간도 많이 걸리는 편이다. 즉 CLA 방식은 미리 Carry in을 계산해주어서 4개의 Full Adder 들이 서로 각각 돌아가는 방식이다. 첫 번째 Full Adder에서 나온 C1이 두 번째 Full Adder의 input으로 들어가는 것이 아니라 우리가 미리 계산한 C1을 input으로 택하는 방식이다. 이렇기 때문에 Gate수는 많고 회로가 조금 복잡하지만 지연시간이 줄어들고 input들이 거의 동시에 Full Adder로 들어가기 때문에 해저드가 발생하는 구간이 적은 편이다. 그리고 속도도 Ripple 방식에 비해 빠르다. 4bit Adder라서 지연시간의 차이가 그렇게 많이 나지 않았다

참고 자료

없음