전가산기전감산기

소개글

쉽게 정리한 자료입니다

목차

1) 실험목적
2) 실험장치
3) 실험방법
4) 이번 실험에 대해
5) 실험시 유의사항

본문내용

산기와 감산기란 ?<br />
<br />
가, 감 , 승, 제산의 산술연산에 있어서 대부분의 컴퓨터가 가, 감산만 취급하는 것은 자리이동(shift)이란 논리기능을 이용하여 소프트웨어적으로 승, 제산이 처리되기 때문이다. 2진수의 승, 제산 기능은 바로 자리이동의 방향에 의해서 정해지게 된다.2진수의 감산은 감수를 ‘1의 보수’ 또는 ‘2의 보수’ 로 변환한 후 가산기를 이용하여 수행하는 데 그 계산결과가 자리올림이 없으면 다시 1의 보수나 2의 보수를 취함으로써 정확한 결과를 얻을 수 있다. <br />
BCD코드의 가산은 2진수의 가산과 비교해서 계산과정이 조금 복잡하며, 감산에서는 우선 감수의 ‘10의 보수’를 취한 후에 이를 가산해야 한다. 더욱이 감산결과가 음수로 되면 더욱 복잡하다. 실제로 74181 IC는 16종류의 산술연산과 논리연산이 가능한 4비트의 산술논리 연산용 IC(ALU)로서 이것을 종속 접속하면 여러 비트의 연산이 가능하게 된다. <br />
<br />
✡ 전가산기<br />
<br />
<br />
<br />
전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며,3개의 입력과 2개의 출력으로 구성된다.x와 y로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며,z로 표시된 세 번째 입력변수는 바로 이전 위치로 부터의 캐리이다.3개의 비트를 더할때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 출력이 필요하다.2개의 출력 중 합에 대해서는 S,캐리에 대해서는 C라는 기호로 표시한다.비트의 합을 계산하여 앞의 디지트는 출력캐리 C가 되며,뒤의 디지트가 S로 표시된다.전가산기의 진리표는 다음과 같다.<br />

참고 자료

없음