[VLSI설계]FIR 필터 설계 기술보고서

소개글

FIR Filter Design에 대한 동기와 목적 구현 방법 등을 명시
CAD와 Layout 방법의 소개

목차

Ⅰ.연구동기

Ⅱ.연구배경

Ⅲ.구현방법

Ⅳ.연구결과

Ⅴ.결론

본문내용

I.연구동기
FIR Filter를 직접 제작하여 실질적 구동모습 확인하고, Layout을 통해 실제로 공정과정에서도 동작 가능한 chip을 구현하고자 한다.


II.연구배경
FIR Filter는 Digital Circuit으로서 임의의 Analog Signal을 변환 후 convolution 과정을 통해 filtering한다. 효과적인 Filtering을 위해서는 N(Number of Tap)수가 증가해야하지만 구현 과정상 어려울 것으로 예상되어 N=16일 때의 FIR Filter를 Design하기로 한다.


III.구현방법

1.Filter Design

FIR Filter는 변환된 Analog Signal을 convolution하므로 convolution을 계산하기 위한 회로를 구현하는 것이 목표가 된다. 따라서 convolution구현에 필요한 ROM, Multiplier, Adder, Shifter로 구성된 회로를 만들기로 한다.

1)Filter 사양
- pass band frequency : 300Hz
- transition width : 2kHz
- stop band attenuation dB : 50dB 이상
- sampling frequency : 10kHz

2)Filter Type :Hamming Window`s Filter function

Ⅴ.결론

백 번 듣는 것보다 한 번 보는 것이 낫다고 하는데, 한 번 해본다는 것은 두말할 여지도 없이 그동안 배웠던 모든 것들을 몸소 확인하고, 체험할 수 있는 좋은 경험이 될 수 있다. 그동안 Analog, Digital 회로 설계에 대해 배웠던 많은 부분들의 총합이 바로 이번 term project였다고 말할 수 있겠다.

과제 수행중에 입력 pulse에 따라 혹은 작업 상황에 따라 우리가 이용하는 spice tool이 다르게 구동되는 일이 빈번하여 중간 중간 의욕을 떨어지게 하기도 하고 각각의 회로가 완전하다고 믿는 상황에서 Full-Block을 구성했을 때 동작하지 않는 이번 과제를 수행하면서 가장 큰 난관이었던 ‘convergence error’라는 문제에 봉착했다. 즉, 각각의 block을 따로 확인했을 때는 이상이 없었다가도 block을 합치면 회로가 동작하지 않았는데, 그 이유는 여러 방향으로 찾아 볼 수 있겠지만 우리 project중에 큰 영향을 준 원인이라면 input port name, output port name, node name discrepancy 등으로 요약할 수 있다. 이를 해결하기 위해 spice 구동시 .options conv-1 과 .option DCGMIN 명령을 이용하여 원하는 출력을 얻어내는 데에 성공할 수 있었다.

또한 Shifter의 올바른 동작을 얻기가 매우 힘들었는데 사소한 delay라고 간과했던 점들이 Flip Flop을 오작동 하게하는 데에 크게 기여하기 때문이라는 것을 알게 되었다. 결국 FIR Filter는 Digital System이므로 Clock의 역할을 하는 Shift Resister가 원하는 지점에서 delay없이 신호를 확실하게 잡아준다는 것이 얼마나 중요한 요소인지 확인할 수 있었다.

참고 자료

없음