기본 논리 게이트 설계 실험-예비보고서

소개글

기본 논리 게이트 설계 실험 예비 보고서

목차

① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.
② XOR 게이트를 최소의 2입력 AND, OR, NAND, NOR, NOT 등을 이용하여 구현해 보시오.
③ TTL(Transistor Transistor Logic), ECL(Emitter Coupled Logic), MOS(Metal Oxide Semiconductor), CMOS(Complementary Metal Oxide Semiconductor)에 대하여 조사하시오.
④ 카르노 맵을 이용하여 진리표를 부울 대수 방정식으로 만드시오.
⑤ 전뺄셈기와 반뺄셈기의 부울 대수 방정식을 만드시오.

본문내용

- ECL : ECL은 입력단의 회로구성방법에서 따온 것으로 두개의 TR의 EMITTER를 결합시킨 회로(차동회로)를 사용한 LOGIC IC이다. 다른 LOGIC IC는 TR또는 FET의 포화,차단영역을 이용하는데 비해 ECL은 비포화영역(활성영역)부분을 사용하므로 포화상태에서 발생하는 소수캐리어에 의한 축척이 없기 때문에 매우 빠른 동작을 한다. 실용화된 LOGIC IC중에 가장 빠른 종류이고 보통 수백Mhz이상의 동작속도를 보인다. 다만 공급전압이 0～5V가 아니라0～-5.2V를 사용하므로 일반 GATE IC와는 호환이 잘 되지 않고 주로 계측기나 고속 동작을 요하는 장치에 사용된다.
- MOS : MOSFET (Metal Oxide Semiconductor Field Effect Transistor)를 줄여서 MOS(Metal Oxide Semiconductor)라고 부르며, 전계효과트랜지스터 즉 FET(Field Effect Transistor)의 한 종류이다. FET란 전기장(Electric Field)을 통해 소자의 전기적 특성을 제어할 수 있는 트랜지스터를 말한다. MOS는 크게 n-MOS와 p-MOS로 나누어지며, 이것은 트랜지스터에서 전류를 흐르게 하는 캐리어가 전자(electron)이냐 정공(hole)이냐에 따라 구분되어 진다. 전자(negative charge)가 트랜지스터 전류에 큰 기여를 하는 소자를 n-MOS 또는 n-channel MOS라고 하며, 정공(positive charge)인 경우 p-MOS 또는 p-channel MOS라고 합니다. 이러한 p-type 반도체와 n-type 반도체를 접합시켜 놓게 되면, 특정한 방향으로만 전류를 흐르게 되는데 모든 반도체 소자는 이러한 특성을 바탕으로 만들어진다.
- CMOS : CMOS란 Complementary Metal Oxide Semiconductor의 약자로 금속 산화막 반도체 라고 불린다. FET를 기본 소자로 하고 있고 N채널 MOS와 P채널 MOS를 접속한 것으로 각각의 특성을 상호 보완하여 소비 전력과 잡음 여유 등에서 우수한 특성을 가지고 있다. TTL이 74시리즈로 유명한 것 처럼 CMOS는 400 시리즈로 유명하며, TTL못지않은 제품군을 형성하고 있다. 특징으로는 소비 전력이 매우 작고 전달 특성이 우수하며 잡음의 여유가 크다. 또한 집적도와 입력 임피던스가 높고 동작 전압 범위가 넓다.

④ 카르노 맵을 이용하여 진리표를 부울 대수 방정식으로 만드시오.
‘full adder’의 진리표를 사용하여 카르노 맵을 그리고 이를 통하여 불리안 대수 방정식을 만들었습니다.

참고 자료

없음