전자회로

소개글

전자회로에 대해서 여러가지 관점에서 실험데이터등을 이용해 쓴 레포트입니다
다양한 화면의 캡쳐등을 포함해 a+를 받은 레포트로서 많은 도움이 될 것입니다

목차

1. 그림 2.46같이 회로를 구성할 때 각 소자들의 값이 왜 그렇게 결정되는지에 대한 설명
2. 문제 2.8 b.1을 구하기 위한 회로도
3. 문제 2.8 b.1의 답 3dB frequency와 DC gain(0.1Hz)을 보여주는 그래프
4. 문제 2.8 b.2를 구하기 위한 회로도 & 답(5)
6. 문제 2.8 b.3을 구하기 위한 회로도
7. 문제 2.8 b.3의 답을 보여주는 그래프 (0.1Hz에서 찍어주세요..)
8. 문제 2.8 b.4을 구하기 위한 회로도
9. 문제 2.8 b.4의 답을 보여주는 그래프 (0.1Hz에서 찍어주세요..)
10. negative feedback의 영향
11. 앞에서 구한 f3db를 가지고 rise time을 이론적으로 구한다.
12. 문제 2.8 c을 구하기 위한 회로도
13. 위의 출력 결과에서 최대값, 90%, 10%를 보여주는 그래프
14. 문제 2.9에서 unit-gain frequency를 구하기 위한 회로도
15. 위의 출력 결과에서 DC gain(0.1Hz)과 unit-gain frequency을 표현한 그래프
16. 문제 2.9에서 SR을 구하기 위한 회로도
17. SR 값을 보여주는 그래프
18. 문제 2.9에서 input이 1V일 때 output saturation을 구하기 위한 회로와 답
19. 문제 2.9에서 input이 -1V일 때 output saturation을 구하기 위한 회로와 답
20. uA741 opamp는 이상적인 amplifier에 대해 어떤 단점을 가지고 있는가에 대한 설명

본문내용

10. negative feedback의 영향
- negative feedback 이란 출력 전압의 일부를 반전단자로 보내주는 것이다. 이는 -입력단자의 전압차를 감소시키고, -증폭도를 감소시켜 -증폭도를 마음대로 조절 가능하게 한다. 하지만 예제 2-8에서의 경우, negative feedback이 미치는 영향은 그리 크지 않다.

11. 앞에서 구한 f3db를 가지고 rise time을 이론적으로 구한다.
- tr = 2.2τ = ≒ 35.5us(f3db 에 9.876KHz 대입)]

20. uA741 opamp는 이상적인 amplifier에 대해 어떤 단점을 가지고 있는가에 대한 설명
- uA741에서 이상적으로는 두 입력단 사이의 전압차가 0V이면, 출력 전압이 0V이어야 한다. 그런데 실제동작에 있어서는 출력 전압이 약간의 offset을 가진다. 이러한 출력 offset은 소자 내부의 불일치나 허용량에 의해 발생된다. 입력 offset 전압은 정적 출력 전압을 0V로 하는 데 요구되는 두 입력단간의 차입력 전압이다. uA741의 경우, 최악 조건 입력 offset 전압이 5mV이다. 그러므로 인가 신호가 없는 상태에서는 출력 전압을 정확히 0V로 만들기 위해 5mV까지의 차입력을 공급해야만 한다는 단점이 있다.

참고 자료

없음