pspice가산기시뮬레이션

소개글

단국대학교 공학CAD시간에 중간고사 대체로 작성한 PSICE 시뮬레이션입니다^^

목차

Ⅰ. 1조 실험 : 16-6 가산기
1. 가산기란?
2. 실험회로 1 - 반가산기 실험
3. 실험회로 2 - 두 개의 반가산기와 한 개의 OR게이트로 구성된 전가산기
4. 실험회로 3 - 전가산기와 반가산기를 이용한 2비트 병렬 가산기 실험
5. 과제 후기 및 CAD 수업을 듣고...

본문내용

Ⅰ. 1조 실험 : 16-6 가산기

1. 가산기란?
가. 가산기
2개 이상의 수를 입력으로 하여 이들의 합을 출력으로 하는 논리 회로 또는 장치를 뜻하며 종류로는 반가산기(half adder)와 전가산기(full adder)가 있다.
나. 반가산기
반가산기는 이진법으로 표시된 두 개의 수를 합하는 가산기로서, 한자리수 A와 B를 합할 때 발생되는 결과는 A와 B의 합과 다음 자리의 자리올림수(carry)가 된다. 두개의 수 A, B를 합해서 나오는 합 S와 자리올림(Carry) C는 A, B를 입력으로 하여 각각 XOR 게이트와 AND 게이트를 통과시켜 얻은 출력에 해당된다. 다음은 반가산기의 진리표와 회로도이다.

다. 전가산기
전가산기는 A, B 두 개의 수 이외에 자리올림으로 인한 입력 C 까지도 합해주도록 하는 가산기이다. A, B를 반가산기로 계산해서 나온 Sum S와 Carry C를 다시한번 반가산기로 계산해주는 회로이며, 두 번째 반가산기에서 나오는 Carry는 첫 번째 반가산기에서 나오는 Carry와 합해 주어야 전가산기의 Carry를 얻게 된다. 두 가지가 동시에 1로 되는 경우는 없으므로 or 게이트를 통과 시킨다. 다음은 전가산기의 진리표와 회로도를 나타낸 것이다.

라. 병렬 가산기
N 비트의 가산기를 만드는 데 있어 N개의 전가산기를 연결하여 아랫단의 Carry가 윗 단의 입력으로 들어가도록 구성해줌으로서 구현 가능하다. 단순히 4단의 전가산기를 연결로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry를 받아서 윗 단의 계산을 할 수 있으므로 동작시간이 비교적 길게 걸린다는 단점이 있다. 전가산기 하단의 계산 시간이 이론상 약 30ns 정도이므로 4비트 병렬 가산기의 경우 120ns의 시간이 소요된다는 단점을 보완키 위해 look-ahead Carry 가산기 등을 사용한다. 다음은 2비트 병렬 가산기의 진리표이다.

참고 자료

없음