[공학]FSM설계실험-예비보고서

소개글

FSM설계실험-예비보고서입니다.

목차

1. 목적
2. 개요
3. 예비보고서
4. 실험기기 및 부품
5. 실험과정 및 결과측정

본문내용

▶▶예비보고서

1. 목적
FSM의 구성원리를 이해하고, 이를 바탕으로 간단한 FSM 회로를 verilog HDL을 이용하여 구현한다.

2. 개요
① FSM의 구성 원리 이해
② FSM의 상태 천이 동작 이해
③ verilog HDL을 이용한 FSM 설계방법 이해
④ FSM의 verilog 시뮬레이션 수행

3. 예비보고서

① 그림 11-3의 FSM을 보고 Behavioral model로 verilog HDL을 이용하여 구현하시오.
module MILLY_MACHINE(X,clk,C,B,A,Y);

input X, clk;
output C,B,A,Y;
wire w1,w2,w3,w4,w5,w6,w7;

assign w1 = X&B&A;
assign w2 = X&(~B)&A;
assign w3 = X&B&(~A);
assign w4 = (~X)&B&A;
assign w5 = X&(~C)&(~A);
assign w6 = w2|w3|w4;
assign w7 = w3|w4|w5;

D_FF D_FF1(C,w1,clk);
D_FF D_FF2(B,w6,clk);
D_FF D_FF3(A,w7,clk);

and and1(Y, X, A);

endmodule [Source Code]

5. 실험과정 및 결과측정
a. Project를 설정해 주고 그림 11-3에 나온 verilog HDL 코드를 Text Editor창에 입력하고 저장한다.
b. Assign > device FLEX10K Family의 EPF10K10QC208-3으로 선택한 후 Compile를 구동하여 에러가 없을 때까지 수정하면서 컴파일 한다.
c. MAX+PLUS 2 > Waveform Editor를 이용해서 입력패턴을 생성한다.
d. MAX+PLUS 2 > Simulator를 구동하여 Waveform Editor에서 생성된 입력패턴에 따른 출력값을 살펴보고 원하는 결과가 나왔는지 검증하고, 다른 결과가 나오면 그 원인을 찾아 해결한다.

참고 자료

없음