논리회로[예비레포트][결과레포트]

소개글

가산기의 원리를 알아보고 가산기를 응용한 2bit 2진 병렬 가산기를 구현해 보자.

목차

실험5. 예비 레포트

1. 목적
2. 이론
1-1 개념
1-2 반가산기(HA : Half Adder)
1-3 전가산기(FA : Full Adder)
3. Report
※ Hint 하단비트는 반가산기로, 상단 비트는 전가산기로 구현

실험5. 결과 레포트
1. 아래 표를 완성하시오.
2. 실험의 고찰

본문내용

1. 목적
가산기의 원리를 알아보고 가산기를 응용한 2bit 2진 병렬 가산기를 구현해 보자.

2. 이론
1-1 개념

디지털 컴퓨터는 다양한 정보처리 작업을 집행한다. 이때 여러 가지 산술연산을 만나게 되는데, 그 중에서 가장 기본적인 산술연산은 두 2진 디지트의 덧셈이다. 이 간단한 덧셈은 4가지의 가능한 기본연산으로 구성된다. 즉, 0+0=0, 0+1=1, 1+0=0, 1+1=10이다. 처음 3개의 연산은 하나의 디지트로 된 합을 산출한다. 피가수와 가수가 둘 다 1일 때, 그 합은 2개의 디지트로 구성된다. 이때, 2개의 디지트 중 앞의 디지트를 캐리(자리 올림수)라 한다. 피가수와 가수가 여러 개의 디지트로 구성되어 있을 때 바로 전의 두 디지트의 합에 의해 만들어진 캐리는 현재의 두 디지트와 함께 3개의 디지트가 더해지게 된다. 이와 같이 세 개의 비트의 덧셈을 진행하는 조합회로를 전가산기(full adder)라 하고, 캐리를 생각하지 않고 다만 두 개의 비트만을 더하는 조합회로를 반가산기(half adder)라 한다. 2개의 반가산기를 사용하여 전가산기를 제작할 수 있으며, 먼저 이 두 가산기를 설계해 보기로 하자...(중략)

참고 자료

없음