[공학]래치 및 플립플롭

소개글

래치와 플립플롭에 대한 내용입니다.

목차

1. 조합논리회로
2. 순서논리회로
3. Clock 신호와 Flip/Flop
4. SR (Set-Reset) 래치와 D 래치
1) S-R NAND 래치
2) S-R NOR 래치
3) S-R 플립플롭
4) D 래치
5) D 플립플롭

본문내용

메모리 소자와 조합회로로 구성된 논리회로
출력이 입력뿐만 아니라, 메모리 소자의 출력에 따라 결정되는 논리회로
순서회로라고도 함
순서회로의 일반적인 회로 구성
순서논리회로
순서회로의 메모리 소자
플립플롭(Flip/Flop), 래치(Latch)
일반적인 메모리 소자 : RAM, ROM 등
조합논리회로
디지털 회로에서 게이트로 구성되어 단순하게 신호의 흐름에 따라 제어되는 회로
메모리를 갖는 디지털 시스템의 동작
동기모드 :
외부 동기신호 (보통 Clock 신호)를 기반으로 시스템의 출력이 변화됨
비동기 모드 :
임의의 시간에서 입력의 변화에 따라 출력이 자동으로 변화되도록 하는 시스템
Clock 신호 :
Duty Cycle이 50%인 대칭형과 그렇지 않은 비대칭형이 있으나, 대칭형이 널리 사용됨
천이 또는 에지 : Clock이 상승 혹은 하강하는 시간영역
상승 에지(Rising Edge): Clock이 0(LOW)에서 1(HIGH)로 변화되는 시간
하강 에지(Falling Edge) : Clock이 1(HIGH)에서 0(LOW)로 변화되는 시간
Clock을 갖는 Flip/Flop
Clock의 표시 : CLK (또는 CK)
CLK 입력의 에지에서 (Falling Edge의 경우 반전을 의미하는 Circle을 붙임)

참고 자료

없음