8비트 CPU 설계(디지털)

소개글

8비트 cpu를 gal,pld,eprom,기본 로직 등을 사용하여 설계하였다. 회로도가 있으며 실제 만들어 볼 수 있다.

목차

<b>[회로도(OrCad)]
제어회로(회로도)-1</b>

<b>제어회로(PLD)-1</b>
■ 개 요
● 제어장치의 입력
● 제어장치의 출력
● 하드웨어 제어장치
■ Micro_Operation ASM도
■ PLD 프로그램
■ 회로도

<b>cpu_datapath(수정)-1</b>
■ 개 요
■ 블럭도
● Datapath first pass state diagram
● Complete state diagram
● 전체적인 Datapath 블록도
■ 설계 회로도

본문내용

● 제어장치의 입력
- 클록: 시스템 내에서 동작하는 회로나 장치들을 동기시키기 위해 일정 간격으로 발생되는 펄스이다. 제어장치에 인가되는 각 클록펄스마다 한 개의 마이크로오퍼레이션을 수행한다.
- 명령레지스터: 명령레지스터 속에 들어있는 명령어의 오퍼레이션코드는 실행사이클 동안에
수행될 마이크로오퍼레이션을 결정하는데 사용된다.
- 플래그: 이전의 ALU 연산의 출력과 CPU의 상태를 나타내는 표식으로서, 제어장치에 의해 사용된다.
- 제어버스로부터의 제어신호: 제어버스는 제어장치에게 인터럽트 요청 혹은 인터럽트 인식과
같은 제어신호를 제공한다.

● 제어장치의 출력
- CPU내의 제어신호: 한 레지스터에서 다른 레지스터로 데이터 전송을 유발하는 신호와
특정한 ALU 기능을 수행하도록 유발하는 신호이다.
- 제어버스로 보내는 제어신호: 기억장치와 입출력장치로 보내는 제어신호이다.

제어신호는 다음의 세 가지 유형으로 사용되고 있다.
1. ALU의 기능을 선택하는 신호
2. 데이터 경로를 지정하는 신호
3. 외부 시스템버스 또는 다른 외부 인터페이스를 활성화시키는 신호
그 출력에는 다음과 같은 제어신호들이 있으며, 이것들은 각 장치를 제어하는 신호로 사용된다.
- CPU 레지스터의 입력을 제어하는 신호
- 메모리의 쓰기/읽기 입력을 제어하는 신호
- 플립플롭을 셋, 클리어, 보수로 하는 신호
- 버스를 사용할 레지스터를 선택하는데 사용되는 선택신호
- AC에 대해 산술논리 연산을 제어하는 신호

참고 자료

없음

압축파일 내 파일목록

회로도(OrCad)/22.DBK
회로도(OrCad)/22.DSN
회로도(OrCad)/22.opj
회로도(OrCad)/f1.opj
회로도(OrCad)/f2.opj
제어회로(회로도)-1.hwp
제어회로(PLD)-1.hwp
cpu_datapath(수정)-1.hwp