[공학]adder, subtracter & decoder

소개글

adder, subtracter & decoder에 대해 배경이론에서부터 수식적으로 증명을 하였으며 이를 통해 회로상에서 시뮬레이션한 결과를 통해 작성한 보고서 입니다. 분량이 많아 보고서용으로 많은 도움이 될 겁니다. 제가 A+받은 자료입니다.

목차

- adder
- subtracter
- decoder
- 2단 2진 카운터
- 3진 카운터
- 10진 디코더를 갖춘 BCD 카운터

본문내용

병렬 가산기는 N 비트의 가산기를 만드는 데 있어 N개의 전가산기를 연결하여 아랫단의 Carry가 윗단의 입력으로 들어가도록 구성한 가산기이다. 예를 들어, 2-bit 덧셈을 한다면, 2개의 전가산기가 필요하다. 3-bit면 3개의 전가산기가 필요하다.
(4) 카노 맵을 사용하여 조합회로를 구성하는 방법을 순차적으로 설명하시오.

① 구성하고자하는 조합회로에 대해 Truth Table를 만든다.
② Truth Table을 바탕으로 카노 맵을 만든다.
③ 카노 맵을 풀어서, 부울 함수를 만든 다음, 함수를 최소화 시킨다.
④ 부울 함수를 바탕으로, 각 논리에 맞는 gate를 조합하여 원하는 조합회로를 구성한다.

(5) 가산기를 구성하는 방법에는 serial과 parallel 방법이 있다. 이 두 방법의 특징과 논리회로 구성 방법을 설명하시오. 또한, 이 두 방법을 이용하여 4-bit serial adder, parallel adder를 각각 구성하시오.

① 병렬 가산기(Parallel adder)
- N 비트의 가산기를 만드는 데 있어 N개의 전가산기를 연결하여 아랫단의 Carry가 윗단의 입력으로 들어가도록 구성한 가산기이다. 예를 들어, 2-bit 덧셈을 한다면, 2개의 전가산기가 필요하다. 3-bit면 3개의 전가산기가 필요하다. N개의 전가산기를 연결로 간편하지만 아랫단의 계산이 완료되어야만 그 Carry를 받아서 윗단의 계산을 할 수 있으므로 동작시간이 비교적 길게 걸린다는 단점이 있다. 이러한 단점을 보완키 위해 look-ahead Carry 가산기가 있다.

참고 자료

없음