16비트 ALU VHDL설계

소개글

16비트 ALU VHDL설계 및 심뮬레이션

목차

동작 조건
16비트 ALU VHDL설계
심뮬레이션 및 결과분석

본문내용

1. VDHL

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
ENTITY alu16 IS PORT(
a, b : IN std_logic_vector(15 downto 0);
ci : IN std_logic;
code : IN std_logic_vector(3 downto 0);

y : BUFFER std_logic_vector(16 downto 0);
c_flag,z_flag, v_flag,n_flag : OUT std_logic
);
END alu16;
ARCHITECTURE arch_alu16 OF alu16 IS
BEGIN

참고 자료

없음