제 9장 (예비) 연산 회로 설계 실험

소개글

전기전자기초실험
제 9장 (예비) 연산 회로 설계 실험.hwp 입니다.

목차

1. 다른 형태의 수 체계를 조사하시오.

2. 4비트 덧셈기/뺄셈기에서 오버플로우 조건이 왜 최상위 2비트 올림수가 다를 때 인지 조사하시오.

3. 다음은 몇몇 산술 연산과 논리 연산 동작을 함수 형태로 기술하고 이를 package 로 만든 verilog HDL코드의 예이다. 이를 참고하여 verilog HDL 로 본 실험에 사용되는 4비트 ALU를 동작수준에서 구현하시오.

4. 본 실험에서 구현해야 할 4비트 ALU의 입출력 핀을 실험에 사용되는 FPGA의 I/O에 적절히 할당하여 두 개의 4비트 입력과 하나의 4비트 출력, 및 제어 신호를 쉽게 인가하고 관측할 수 있도록 할당하여 각각의 신호에 대응한 FPGA에서의 I/O번호를 작성하시오.

5. 여러 가지 ALU 및 CPU중에서 하나를 선택해서 각각의 명령에 따른 동작을 조사하시오.

본문내용

< 부호와 크기 체계 >
부호와 크기 체계 (sign and magnitude system) 는 보통 사용하는 것과 유사하다.
n비트 워드에 대하여, 첫 번재 비트는 부호를 나타내고, 나머지 n-1 비트는 수의 크기를 나타낸다. 그러므로 n 비트 워드는 개의 양의 정수 또는 개의 음의 정수 중 하나를 표현할 수 있다.
< 2의 보수 >
부호와 크기로 표시한 2진수로 산술연산을 하는 논리회로의 설계를 매우 어렵기 때문에 1의 보수 및 2의 보수 등의 다른 표현법이 종종 사용된다. 2의 보수체계에서 양수 N은 부호와 크기 체계와 같이 0 뒤에 크기를 붙여 표시한다. 그러나, 음수 -N은 2의 보수 으로 표시된다. 만일 워드의 길이가 n비트이면, 양의 정수 N에 대한 2의 보수는 n 비트의 워드 길이에 대하여 다음과 같이 정의된다. 부호와 크기 수의 경우와 마찬가지로 모든 음수의 2의 보수는 최좌측의 위치에 부호비트로 1을 갖는다.
< 1 의 보수 >
1의 보수 체계에서, 음수 -N은 1의 보수 으로 표시된다. 양의 정수 N에 대한 1의 보수는 다음과 같이 정의된다. 1의 보수를 만드는 또 다른 방법은 단순히 N을 비트별로 0은 1로, 1은 0으로 대체하여 보수를 취하는 것이다. 위의 1의 보수의 정의에서 은 모두 1로 구성되어, 1에서 어느 비트값을 뺀다는 것은 그 비트에 대해 보수를 취하는 것과 같기 때문에 비트별로 보수를 취하는 방법은 위의 정의와 동일하다고 볼 수 있다.
2의 보수의 정의 식 , 1의 보수의 정의 식 에서,
이므로, 2의 보수는 N을 비트별로 보수를 취한 다음 (1의 보수), 1을 더함으로써 구해진다.
또한 위의 두 정의식으로부터 , 이므로 2의 보수로 표현된 음의 정수 이 주어지면 에 대한 2의 보수를 취함으로써 그 정수의 크기를 구할 수 있으며, 같은 방법으로 1의 보수로 표현된 음의 정수 의 크기는 에 1의 보수를 취함으로써 구할 수 있다.

- CPU는 명령어의 구성 방식에 따라서 CISC와 RISC 방식으로 구분할 수 있다.
- CISC(Complex Instruction Set Computer)
인텔의 8086은 16비트 프로세서로, 명령어의 길이가 1바이트에서 8바이트까지 가변적으로 구성되어 있다. 명령어가 가변적이고 복잡하여 CISC 방식이라고 한다. 이 구조는 가능한 한 명령어의 길이를 줄여서 명령어의 디코딩(decoding, 해석) 속도를 높이고 최소의 메모리 구조를 갖도록 하기 위해서 정해진 것으로, 하나의 프로세서가 일련의 명령어를 순차적으로 처리하기에 무척 유용한 방법이며, CPU의 동작 속도가 높아짐에 따라 성능이 비례로 증가한다. CISC 방식은 32비트 프로세서인 80386까지도 아무런 문제없이 적용된 기술이므로 완벽한 하위 호환성을 유지할 수 있었다.

참고 자료

없음