저주파 증폭 회로

소개글

저주파 증폭 회로 예비레포트

목차

■ 제 목
■ 목 적
■ 이 론
■ 시뮬레이션
■ 참고자료

본문내용

■ 목 적
지금까지는 모든 캐패시터가 저주파에서는 개방되고 고주파에서는 단락된다고 가정하여 저항만으로 주어지는 교류 등가회로의 주파수를 한정했다. 본 실험에서는 이러한 정상적인 주파수 범위 밖에서의 증폭기 동작에 대하여 알아본다.
■ 이 론
저주파 영역에서 BJT 혹은 FET 증폭기를 생각하기 전에 먼저 그림 1과 같이 직력 RC회로를 조사해 보자 그리고 인가 신호의 주파수에 Av = Ao/Ai가 어떻게 작용하는지 생각해보자 초고주파에서

단락회로의 등가는 그림 2처럼 커패시터를 대체시킬 수가 있다. 그 결과 고주파에서 V0 = Vi로 된다. 그러나 f = 0Hz에서는

이고 그림 3처럼 커패시터를 개방회로로 놓을 수 있으므로 그 결과 V0=0이다.

위의 그래프는 주파수가 증가함에 따라서 용량성 리액턴스는 감소하여 입력 전압이 상당한 부분이 출력 단자에 나타난다. 출력 및 입력 전압은 전압 분배 법칙에 의하여 다음과 같이 된다. 여기서 Vo의 크기는

그러므로 이고 20log Av = -3dB 이다.

□ RC 결합 증폭회로의 등가 회로 해석

RC 결합 증폭회로라고 불리는 이유는 ①입력 결합 커패시터와 증폭기의 입력 임피던스로 구성, ②출력 결합 커패시터와 컬렉터에서 들여다 본 저항과 부하 저앙으로 구성, ③이미터와 바이패스 커패시터에서 들여다 본 저항으로 구성 때문에 불린다.
1) 입력 결합 커패시터의 차단 효과
일반적으로 증폭기 응답의 임계점은 출력 전압이 입력의 70.7%인 경우로 입력 RC회로망에서는 Zc=Rin일 때 생긴다.

여기서 증폭기의 전압이득을 dB로 나타내면

입력 RC 회로망의 감쇄로 전체 이득이 중역주파수에서의 이득보다 3dB감쇄하므로 이 조건을 증폭기의 응답이 -3dB점이라 하며 이 조건이 방생하는 주파수 fc를 하한 임계 주파수(차단 주파수)라고 부른다.

참고 자료

- TR 증폭회로 실험(이병기)
- 디지털 전자회로 (한규희)
- 전자회로실험(엽상호)
- 전자회로(김형수)