Quartus 툴을 이용하여 Simple_CPU를 verilog로 구현
- 최초 등록일
- 2007.12.09
- 최종 저작일
- 2007.11
- 25페이지/
MS 워드
- 가격 9,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
Quartus 툴을 이용하여 Simple_CPU를 verilog로 구현하고 이를 레포트 작성한 것입니다.
목차
Overview
Related theories and assumptions
Source Code Additions and Modifications (Hardware Part)
Analysis (very important part for good grade)
Conclusions and comments
본문내용
Overview
Project Description
이번 프로젝트의 목표는 지난 프로젝트를 통해 배웠던 Quartus 툴과 ALU를 이용하여 간단한 CPU를 설계하는 것이다. 실제 CPU에 비하면 너무나도 간단한 CPU이지만, 이러한 간단한 CPU를 설계해 봄으로써, 3학년에 수강하게 될 컴퓨터 구조, 마이크로프로세서 등 관련 과목에 대한 기초를 다질 수 있는 좋은 기회가 될 것이다.
Learning Objectives
이번 프로젝트를 통해 기존에 알고있던 ALU이외에도 CPU와 memory에 대해서 대략적인 구조를 파악할 수 있고, 이를 Quartus 툴을 이용해 설계하여 그 내용을 완벽히 숙지하는데 목표가 있다.
Related theories and assumptions
Background theories
☞ Behavioral Structure : System의 기술방법으로 input과 output사이의 관계를 computer language와 같이 서술하는 방법이다. 서술언어는 VHDL(very high speed hardware descri-ption language), HDL등이 있다.
Ex> assign C=A & B;
☞ Structural Structure : System의 기술방법으로 input 과 ouput 사이의 관계를 하나의 연산자로 묶어서 서술하는 방법이다.
Ex> and(A,B,C);
☞ Top-down Design and Bottom-up Design : Top-down means that the circuit function is specified typically by text or a hardware description language(HDL), plus constraints on cost, performance, and reliability. At high levels of the design, the circuit is then repeatedly divided into blocks as necessary until the blocks are small enough to perform logic design. For manual logic design, the blocks may need to be further divided. In automated synthesis, the HDL description is converted to logic automatically. Then, for both manual design and automated synthesis, the logic is optimized and then mapped to the available primitive elements.
참고 자료
없음