741 op-amp 분석

소개글

전자회로2
741 op-amp 각 부분 해석

목차

◆ 741 OP-AMP 의 특징
◆ P-SPICE 시뮬레이션
◆ 각 부분 해석
① 기본 바이어스 회로
② 입력단

본문내용

◆ 741 OP-AMP 의 특징
① 바이어스 회로
- 741 회로의 기준 바이어스 전류 IREF는 위의 회로에서 두 트랜지스터 Q11과 Q12, 그리고 저 항 R5로 구성된다. 첫째 단을 바이어스하기 위한 전류는 Q11,Q10, 그리고 R4로 형성되는 위들러 전류 전원에 의해서 Q10의 컬렉터에서 만들어지고 Q8,Q9 으로 형성되는 또 다른 전류 미러를 통해 첫째 단을 바이어스 한다.
- 기준 바이어스 전류 IREF는 Q13의 컬렉터에 두 개의 비례 전류를 공급하는데 베이스-이미터 접합이 병렬로 연결된 두 개의 트랜지스터로 볼 수 있고, Q12와 Q13은 전류 미러를 형성.
- Q13B의 컬렉터는 Q17에 바이어스 전류를 공급하고 Q13A의 컬렉터는 증폭기의 출력 단에 바이어스 전류를 공급한다.
- Q18,Q19는 출력 트랜지스터 Q14와 Q20DML 베이스 사이에 2VBE 만큼의 전압 강하를 확립한다.
② 단락 보호 회로
- 증폭기의 출력 단자에서 큰 전류가 뽑아지는 현상은 출력 단자가 두 공급기 중의 하나에 단락되는 경우에 일어나는데 이때 도통되는 트랜지스터가 있으며 단락 보호회로는 Q15,Q21,Q22,Q24,R6,
R7,R11 로 구성된다.
③ 입력단
- 741 증폭기는 차동 입력단, 단동 고이득단, 출력 완충기단 으로 구성된다.
- 입력단은 Q1에서 Q7까지의 트랜지스터로 구성되며, 바이어싱은 Q8,Q9,Q10에 의해 수행된다.
- Q1과 Q2는 이미터 플로어로 동작
- 트랜지스터 Q5,Q6,Q7과 저항 R1,R2,R3는 입력단의 부하 회로를 형성. 이 회로는 높은 저항의 부하를 제공, 손실 없이 차동 신호를 단동으로 변환. 입력단의 출력은 Q6의 컬렉터에서 단동의 형태로 취해진다.
- 741 증폭기에서 레벨 시프팅은 첫째 단에서 수평형 pnp 트랜지스터인 Q3와 Q4를 이용하여 이루어진다. 공통 베이스 형태로 사용되면 증폭기의 주파수 응답을 심하게 손상시키지 않는다.

참고 자료

없음