논리회로실험-가산기와 감산기 결과보고서

소개글

논리회로실험-가산기와 감산기에 대한 결과보고서입니다..
10점만점에 10점 맞은 자료입니다..
감사합니다..

목차

1. 실험목적
2. 실험에 대한 간략한 이론
3. 실험 과정 및 문제에 대한 고찰
4. 실험전반적인 내용에 대한 고찰

본문내용

-가산기와 감산기 결과 보고서-
1. 실험목적
Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.
2. 실험에 대한 간략한 이론
(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로
(1.1) 반가산기(half adder)
- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로
- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림은 더해줄 수 없다.

S = A` ∘ B + A ∘ B`
C = A ∘ B

(1.2) 전가산기 (full-adder)
- 두 개의 입력과 전 단계에서 발생한 자리 올림수를 더하도록 구성
- 두 개의 반가산기와 한 개의 논리합 회로를 이용하여 구성
- 자리올림수를 더해 줄 수 없는 반가산기의 단점을 보완한 가산기라 할 수 있다.

참고 자료

1. 디지털 설계 이론과 실습 (WAKERLY)
2. 디지털 논리회로 설계 (박기주)