차동증폭기, differential pair

소개글

차동증폭기(differential pair)를 정리한 자료

목차

1. 목표

2. Enhancement-mode load device를 갖는 Source-coupled input stage

3. 회로에 대한 해석

4. Common-mode feedback을 사용하여 CMRR을 증가시킨 회로

5. Differential-to-single ended converter stage

본문내용

1. 목표
Differential Pair (차동증폭기) 를 cadence tool을 사용하여 설계하고 입력, 출력 파형의 관찰을 통해 소자의 각종 파라미터에 따른 특성을 파악한다.
2. Enhancement-mode load device를 갖는 Source-coupled input stage
Enhancement-mode load device를 갖는 Source-coupled input stage.
위의 그림은 차동모드(differential mode)로 동작하는 회로를 나타낸 것이다.
우선 Differential Pair에 대해서 분석하기 전에 반드시 알아야 할 개념을 살펴보면 다음과 같다.
CMRR(동상모드 제거비: Common-Mode Rejection Ratio)
: 입력에서 Op-Amp가 공통모드신호(ex, 잡음 등)을 얼마나 억제할 수 있는가의 척도이다.
⇒ ∴ Large CMRR이 요구된다.

1) High differential gain ( 大).
Low common-mode gain ( 小).
⇒ ∴ Large CMRR

2) 의 변화가 차동출력전압 에서 cancel됨.
⇒ ∴ Large PSRR.
⋅PSRR(전원공급 제거비: Power-Supply Rejection Ratio) :전원공급 전압이 noise, hum 등에 기인한 증분 를 포함하면, Op-Amp의 출력에 대응전압 가 나타난다.
⋅ in ㏈.
: 개방루프 차동 이득(open-loop differential gain).
: 전원으로부터 Op-Amp 출력까지의 잡음 이득(noise gain).
MOS Op-Amp 자체만의 PSRR 값의 범위 : 60 ~ 80㏈.

3)회로에 대한 해석
1) 전류원 가 ideal (즉, 내부 conductance =0 (내부저항=∞)).
2) M1과 M2, M3와 M4는 이상적으로 대칭(ideal symmetry)된다.
3) 모든 MOSFET은 포화영역에서 동작 ⇒ ∴
, , .
(∵ 전류원의 내부 conductance =0 (내부저항

참고 자료

없음