실험 제목 : 기본연산회로

소개글

디지털공학 실험보고서입니다.

목차

실험 제목 : 기본연산회로

1. 반가산기

2. 전가산기

3. 4비트 2진 가감산기

4. 실험 고찰

본문내용

4. 실험 고찰
이번 실험은 XOR게이트를 사용하여 가산기 회로를 만들고, 반가산기와 전가산기 및 4비트 2진 가감산기의 입력에 대한 출력을 알아봄으로서 회로의 이해를 돕는 실험이었다.
첫 번째로, 반가산기는 2개의 비트를 더하는 기능을 하는 가산기이다. 2개의 비트로 덧셈조합을 만들어 보면, 0+0=0, 0+1=1, 1+0=1, 1+1=10 과 같이 네 가지의 경우를 생각해 볼 수 있다. 여기서 두 비트가 모두 1일 때에는 두 자릿수를 만들어 낸다. 이때 자리 올림이 발생하고, 이 결과로 상위유효비트가 생기는데 이것을 캐리라고 한다. 따라서 반가산기는 두비트의 덧셈에 대하여 합의 끝자리를 나타내는 출력 S와 자리올림수인 출력 C로서 그 결과를 나타낼 수 있다. 이러한 반가산기는 가산기 회로의 기본 회로로서 두 개의 반가산기를 조합하여 3개의 비트를 더하는 전가산기를 만들 수 있다.
반가산기의 실험결과를 보면 알 수 있듯이, 합의 끝자리를 나타내는 출력 S는 XOR의 출력결과와 동일하고, 캐리를 나타내는 출력 C는 AND의 연산결과와 동일함을 알 수 있다. 따라서 반가산기는 XOR게이트와 AND게이트를 조합하여 회로를 구성할 수 있음을 알 수 있다.
두 번째로, 전가산기를 살펴보면 반가산기 2개와 OR게이트 하나로 회로를 구성함을 알 수 있다. 3개의 비트를 더하는 기능을 할 수 있는 전가산기의 입력을 보면 두 개의 입력과 Cn-1이라고하는 입력을 볼 수 있다. Cn-1은 이전 하위비트에서 발생된 캐리를 나타내며, 이를 포함한 3개의 비트를 계산한다. 위의 실험 결과를 통하여 전가산기는 입력이 전부 0이거나 1이 한 개이면 캐리가 발생하지 않고, 1이 두 개이거나 세 개 일때 캐리가 발생함을 알 수 있다. 또한 입력에 1이 한 개 이거나 세 개 일때 출력 S가 1이 됨을 확인 할 수 있다.
세 번째로, 전가산기 4개를 조합하고, 입력단자에 XOR게이트를 사용함으로서 4비트 가감산기 회로를 구성할 수 있다. 입력단자에 연결된 XOR게이트의 입력 단자 하나를 묶고 그 입력을 0과 1로 바꾸면 다른 단자에 0과 1의 입력을 주었을 때, 각 값을 그대로 입력하거나 또는 보수의 형태로 바꾸어 입력을 줄 수 있다.

참고 자료

없음