논리회로 가산기 감산기

소개글

논리회로 가산기 감산기

목차

없음

본문내용

※ 결과 분석
B2의 출력 0.15-0.16, 4.56-4.72, D의 출력 4.95는 각각 Low, High 의 범위내에 들고 이것으로부터 진리표와 일치함을 확인할 수 있다. 이것은 곧 X피감수에 Y감수를 감해줄 때, 전비트의 받아내림을 고려하는 연산으로 전가산기와 같이 이들 전감산기의 조합으로 원하는 비트 단위의 데이터를 감산할 수 있는 병렬 감산기를 만들 수 있음을 보여준다.

∏ 토의 및 결론 ∏
조원과 협의가 잘 되어서 비교적 순조로웠던 실험이었다. Probe에서 잡음이 들었는지 몇몇 실험은 출력값이 일정한 양상이 아닌 약간의 흔들림이 있었던 것이 나타났지만, 실험결과에 영향을 미칠 정도는 아니었다. 논리 회로에서의 사칙연산에서 가장 기본적이고 중요한 가산기에 대해 좀 더 깊은 이해를 가지게 되었고, 특히 전가산기로부터 전감산기를 구성한 것은 2의 보수를 빌린 감산과도 연결되어 있어, 2의 보수시스템을 공부할 기회가 되었다.

참고 자료

없음