• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

디지털공학 Verilog 프로젝트

*세*
최초 등록일
2008.06.18
최종 저작일
2008.06
17페이지/ MS 파워포인트
가격 3,000원 할인쿠폰받기
다운로드
장바구니

소개글

디지털공학 Verilog 프로젝트 발표자료입니다.
보시면 아시겠지만, 비주얼적인 면에서 어떤자료보다 최고입니다.
선풍기를 직접 제어하는 시스템을 구현한 발표자료입니다.
많은 추천부탁드립니다^^
소스코드를 원하시면 kim10504@naver.com으로 메일주시면 보내드리겠습니다.

목차

INTRODUCTION
THE MAIN SUBJECT
Main code
Testbench code
Time Diagram
CONCLUSION

본문내용

1.프로젝트 개요
무더운 여름을 맞아서 프로젝트 주제로 선풍기를 선정하게 되었다.
선풍기는 보통 약풍, 중풍, 강풍 그리고 회전이라는 심플한
제어구조를 가지고 있다.
따라서 선풍기의 풍량을 조절하는 시스템을 수업시간에
배운 디지털디자인 배경을 가지고 Verilong-HDL을 이용하여
시뮬레이션을 해보고자 한다.

정지, 약풍, 강풍, 회전
LED On/Off(선풍기 작동확인)
정지, 약풍(고정), 강풍(고정), 약풍(회전), 강풍(회전)

2. 프로젝트 이론(Modeling)
Structural Modeling
OR W1(A,X,Y) ;
AND W2(B,X,Y);
OR A2(Z,A,B);

참고 자료

없음
*세*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 디지털시스템실험 2주차 결과보고서 2페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... File -> New Project 메뉴를 선택하여 새로운 프로젝트를 Proj01로 ... the Project 창에서 Add Existing File 선택 후 프로젝트
  • 디지털시스템설계실습 논리게이트 결과보고서 6페이지
    디지털시스템 설계 실습 1주차 결과보고서학과전자공학과학년학번성명1.실습결과p119 ... 새로운 프로젝트를 생성하고 위에서 간소화된 논리식을 HDL로 코딩하라. ... 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.2.
  • 6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서 4페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... 생성한 뒤 프로그래밍한 Verilog 파일을 불러왔다.2) Main회로를 ... FPGA Simulation1) Quartus 프로그램을 실행하여 프로젝트
  • 디지털시스템실험 2주차 예비보고서 4페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... 7-Segment 1 DigitG. 8 Array 7-Segment 8Digit실험방법1 ... 프로젝트 이름과 작업 폴더를 지정한다.Project Name : LAB01
  • 전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO 44페이지
    따라서 시프트 레지스터와 같은 동작을 ject프로젝트를 만들고 프로젝트를 ... SIPOpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 ... Design을 다시 실행시켜 컴파일 한다.Simulation을 선택한다.Verilog
더보기
최근 본 자료더보기
탑툰 이벤트
디지털공학 Verilog 프로젝트
AI 챗봇
2024년 08월 30일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:25 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
베타기간 중 사용 가능한 무료 코인 10개를 지급해 드립니다. 지금 바로 체험해 보세요.
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
방송통신대학 관련 적절한 예)
- 국내의 사물인터넷 상용화 사례를 찾아보고, 앞으로 기업에 사물인터넷이 어떤 영향을 미칠지 기술하시오
5글자 이하 주제 부적절한 예)
- 정형외과, 아동학대