op-amp 기본회로

소개글

연산증폭기에 대한 간단한 구성과 동작원리 설명,
연산증폭기를 사용한 기본회로인 반전증폭기, 비반전 증폭기, 가산기, 클리핑 증폭기에 대한 예비보고서 입니다.

목차

1. 관련이론
-연산증폭기
- 이상적인 연산증폭기 조건
- 가상접기
- 반전, 비반전 증폭기
- 가산기
2. 예비보고서
3. P-SPICE 시뮬레이션 (시뮬레이션한 .cir 파일 같이 제출)
4. 실험에 사용될 TR 및 IC 조사

본문내용

연산 증폭기(Operation Amplifier)
: 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주 증폭기의 종류로

이상적인 연산 증폭기의 조건(The conditions of ideal Operation Amplifier)
: 전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것이다. 물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정하에서는 모든 것이 단순해지기 때문이다. 그리고 이상적 동작특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려 주기 때문이다. 다음 조건을 만족하는 연산증폭기를 이상적인 연산증폭기라고 부른다.

참고 자료

전자회로-Malvino