차동 증폭기 실험 예비보고서 넷리스트 및 피스파이스 시뮬레이션 파형 포함
- 최초 등록일
- 2008.09.24
- 최종 저작일
- 2008.10
- 23페이지/
한컴오피스
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
차동 증폭기 실험 예비보고서 넷리스트 및 피스파이스 시뮬레이션 파형 포함
목차
1. 실험주제
2. 실험목적
3. 관련이론
4. 실험의 이론적 결과(넷리스트,피스파이스시뮬레이션)
5. 실험에 사용될 소자
본문내용
1. 관련 이론
(1) 기본적인 차동 증폭기
차동 증폭기는 연산 증폭기와 같은 직결합 선형 IC 증폭기에 가장 많이 응용된다. 그림 1은 기본적인 차동 증폭기의 구조이다. 이것은 두 개의 입력과 하나의 출력을 가지며, 두개의 트랜지스터로 구성된다. 입력 회로는 대칭적이며, 두 개의 트랜지스터 Q1과 Q2는 동일한 특성을 지닌다. 이미터 저항 RE는 두 트랜지스터에 공통으로 걸리며, 컬렉터 부하 저항 RL1=RL2이다. 또한 두 입력 회로도 동일하다. 즉 v1=v2 및 R1=R2이 된다.
출력 신호는 두 입력 신호 사이의 차에 비례한다. 즉, 출력 전압 Vout은 다음과 같다.
Vout = A(v1-v2) (1)
여기서 A는 각 트랜지스터의 이득이고, v1과 v2는 각 베이스의 신호 전압이다. 두 신호의 위상이 동상이고, 크기가 같을 때 공통 모드 동작 조건은
v1-v2=0
Vout = A(0) =0 (2)
(그림 1) 차동 증폭기
이다. 즉, 공통 모드에서 차동 증폭기는 공통 모드 신호를 받아들이지 않고, 출력은 0이다. 그러나 실제로 차동 증폭기는 완전한 대칭이 아니므로, 공통 모드 신호일 때에도 매우 낮은 출력이 존재한다.
두 입력 신호의 크기가 같고, 위상이 180도 차이가 날 때, 차동 모드 동작 상태라 한다. 즉,
v1 = -v2 또는 v2 = -v1
Vout = A[Vout-(-v2)] = A(2v1) (3)
그러므로 차동 혹은 비공통 모드의 동작 상태에서 차동 증폭기는 입력 신호를 증폭하고, 출력 신호는 입력 신호와 이득 곱의 두배 (2Av1)로 된다.
(2) 단일 입력
보통 차동 증폭기는 그림 1처럼 두개의 입력 단자를 가지고 있으나, 그림 2처럼 단일 입력으로 사용할 수도 있다. 더구나 그림 1처럼 출력 신호를 두 컬렉터 사이에서 꺼낼 수 있고, 그림 2처럼 두 개의 독립된 출력 Vout1과 Vout2를 각각의 컬렉터 단에서 얻을 수도 있다. 단일 입력 차동 증폭기를 먼저 고려한다면, 두 입력 차동 증폭기의 동작을 더 쉽게 이해할 수 있을 것이다.
참고 자료
없음