논리설계실험 chap 01 논리게이트설계
- 최초 등록일
- 2008.10.26
- 최종 저작일
- 2008.03
- 5페이지/
한컴오피스
- 가격 1,000원
소개글
논리설계실험 _ and or xor 게이트의 VHDL 설계를 통한 report
목차
1. Introduction
2. Problem Statement
① Describe what is the problem.
② Describe how do you solve the problem.
3. Implementation
4. Result
5. Conclusion & Evaluation
본문내용
Introduction
WebPACK 및 ModelSim 에 대한 사용법을 배우고 숙달한다.
- 기본적인 아이콘의 기능
- 새로운 Project, Source 만들기
- Simulator 작동시키기
이론으로만 알고 있는 논리게이트 ( AND, OR, XOR )를 직접 설계해본다.
- Entity 지정, 변수( 입력, 출력 )
- Architecture 설계 ( AND, OR, XOR 게이트로 architecture 구현 )
Simulator 과정 중에 생기는 오류를 분석하고 수정하여 올바른 결과 값을 얻는다.
- Testbench 를 직접 작성하여 Simulator로 입, 출력 signal을 확인
Problem Statement
AND, OR, XOR 게이트 설계
- AND, OR, XOR 게이트를 한 architecture 구현
▶ input variable을 and, or, xor 게이트를 통해 output를 구한다.
- Entity 이름은 basic_gate로 한다.
- Architecture 이름은 Behavioral로 한다.
- 입력 : a, b
- 출력 : c_and, c_or, c_xor
▶ New project 생성 시 Entity를 정하고 입, 출력 variable을 미리 정해둔다.
- Testbench를 직접 작성하여 다음과 같은 Simulation 값을 얻는다.
▶ Testbench에서 input value를 정하여 ModelSim Simulator를 통해 signal을 구한다.
참고 자료
없음
