Exclusive OR 예비레포트

소개글

※ 목 적
1) EOR 및 ENOR 함수 발생 방법을 익힌다.
2) 반가산기와 반감산기를 이해한다.
3) 2진 비교기를 익힌다.
4) 패리티 발생기를 익힌다.
※ 이 론
Exclusive OR(EOR)는 “any but not all" 게이트라고도 한다. 그림 27-1에서 보여주는 바와 같이 입력 A, B가 모두 0이거나 1인 경우 출력은 0이며, A, B가 서로 다른 경우에만 출력이 1이 되는 논리게이트이다. 즉 , 2개 비트의 데이터를 비교하는 논리 블록이다. A와 B를 입력으로 하는 EOR 방정식은 다음과 같다.

목차

※ 목 적
※ 이 론
※ 반가산기(HA: Half Adder)
※ 전가산기(FA: Full Adder)
※ 2진 비교기
※ 2비트 비교기
※ 패리티 발생기/검출기
※ 실험 기기 및 부품
※ 실험 방법

본문내용

※ 목 적
1) EOR 및 ENOR 함수 발생 방법을 익힌다.
2) 반가산기와 반감산기를 이해한다.
3) 2진 비교기를 익힌다.
4) 패리티 발생기를 익힌다.


※ 이 론
Exclusive OR(EOR)는 “any but not all" 게이트라고도 한다. 그림 27-1에서 보여주는 바와 같이 입력 A, B가 모두 0이거나 1인 경우 출력은 0이며, A, B가 서로 다른 경우에만 출력이 1이 되는 논리게이트이다. 즉 , 2개 비트의 데이터를 비교하는 논리 블록이다. A와 B를 입력으로 하는 EOR 방정식은 다음과 같다.
EOR를 구성하는 방법은 많으나 결국은 식 27-1 중의 한 형태로 간소화할 수 있다. EOR은 계산할 때와 패리티 발생기나 비교기 등 데이터 확인 회로응용에 있어 중요한 역할을 한다. 동치게이트(XNOR)는 XOR게이트의 보수 형태로 그림 27-2에서 보여주는 바와 같이 입력 A, B가 같을 때는 출력은 1을 발생시키고 서로 다를때는 출력은 0을 발생시키는 논리게이트이다.

※ 반가산기(HA: Half Adder)
반가산기는 두 입력 값 A, B 2비트를 받아 2개의 출력을 Sum, Carry(자리올림)을 발생하는 회로이다
위 그림은 반가산기를 논리회로로 구성한 모습인데 첫 번째 회로는 복잡하고 많은 수의 논리 회로 부품이 들어가지만 XOR(Exclusive-OR)게이트로 간단하게 할 수 있음을 볼 수 있다. 카르노 맵으로 표현하여 보면,
S(Sum)에 대하여, S = A`B + AB`로 C(Carry)에 대하여 표현하면, C = AB로 나타낼 수 있다.

참고 자료

없음