디지털논리회로실험 - 제 5장 기본연산회로
- 최초 등록일
- 2008.11.28
- 최종 저작일
- 2008.10
- 12페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
제 5장 기본 연산회로
1. 실험 목적 및 기본 개념
실험 목적: 연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및
동작 특성을 실험을 통하여 이해하며 학습한다.
2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사
2.1 반가산기(HA : Half Adder)
반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이다.
....
목차
1. 실험 목적 및 기본 개념
2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사
2.1 반가산기(HA : Half Adder)
2.2 전가산기 (FA : Full Adder)
2.3 반 감산기(HS : Half Subtracter)
본문내용
제 5장 기본 연산회로
1. 실험 목적 및 기본 개념
실험 목적: 연산회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및
동작 특성을 실험을 통하여 이해하며 학습한다.
2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사
2.1 반가산기(HA : Half Adder)
반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이다.
S(Sum)는 두 수(A, B)의 합을 의미하고, C(Carry)는 캐리를 의미한다.
2.2 전가산기 (FA : Full Adder)
전가산기는 [그림 A]와 같이 이전 단에서 발생한 자리올림수 (Ci)를 포함하여 2개의 1Bit 2
진수 A, B를 더하여 그의 합(S)과 자리올림수(Co)를 출력하는 3개의 비트를 가산할 수 있는
논리연산회로.
2.3 반 감산기(HS : Half Subtracter)
반감산기는 [그림 A]와 같이 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(D)와 자리빌림수(B)
를 출력하는 논리 연산회로. D는 두 수(A, B)의 차를 의미하고, B는 자리빌림수를 의미.
[그림 A] 반감산기의 블럭도
반감산기의 출력변수 D와 B에 대한 논리식을 최소항으로 표현하면
D = A`B + AB` = A⊕B
B = A`B
[그림 A]와 같이 차와 빌림에 대한 논리식을 구하였으므로 반가산기의 논리회로를 구현함.
[그림 A] 반감산기의 회로도
2.4 전감산기 (FS : Full Subtracter)
전감산기는 [그림 A]와 같이 이전 단에서 발생한 자리빌림수(Bi)를 고려하여 2개의 1Bit
2진수 A에서 b를 빼서 그의 차(D)와 자리빌림수(Bo)를 출력하는 논리 연산회로.
[그림 A] 전감산기의 블럭도
참고 자료
없음